利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.015 秒)

    KR20210032843A - Semiconductor memory devices
    6.
    发明专利
    KR20210032843A - Semiconductor memory devices 审中-公开

    公开(公告)号：KR20210032843A

    公开(公告)日：2021-03-25

    申请号：KR1020190114364A

    申请日：2019-09-17

    申请人： 삼성전자주식회사

    发明人： 박지숙 ,  성혜진 ,  최성호

    IPC分类号： H01L27/108

    CPC分类号： H01L27/10897 ,  H01L27/10805 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10847 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L27/10894

    摘要： 본 발명에 따른 반도체 메모리 소자는, 평면적으로 직사각형 형상을 가지며 복수의 활성 영역이 정의되는 메모리 셀 영역, 주변 회로 영역, 및 메모리 셀 영역과 주변 회로 영역 사이의 댐 영역을 가지는 기판, 메모리 셀 영역에서 기판 상에 제1 수평 방향으로 상호 평행하게 연장되는 비트 라인을 가지는 복수의 비트 라인 구조체, 기판 상에서 복수의 비트 라인 구조체 사이 공간의 하측 부분을 채우는 복수의 베리드 콘택 및 복수의 베리드 콘택 상의 복수의 랜딩 패드, 및 댐 영역에서 제1 수평 방향을 따라서 라인 형상을 가지며 연장되는 제1 댐 구조물 및 제1 댐 구조물과의 사이에 제1 댐 오프닝을 가지며 제1 수평 방향과 직교하는 제2 수평 방향을 따라서 라인 형상을 가지며 연장되는 제2 댐 구조물로 이루어지고 복수의 랜딩 패드와 동일 레벨에 위치하는 댐 구조물을 포함한다.

    Dram equipment
    8.
    发明专利
    Dram equipment 有权
    DRAM设备

    公开(公告)号：JP2013258316A

    公开(公告)日：2013-12-26

    申请号：JP2012133900

    申请日：2012-06-13

    申请人： Renesas Electronics Corp ,  ルネサスエレクトロニクス株式会社

    发明人： MIZUGUCHI ICHIRO ,  FURUTA HIROSHI

    IPC分类号： H01L21/8242 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/108

    CPC分类号： H01L27/10805 ,  H01L27/10811 ,  H01L27/10847 ,  H01L27/10882

    摘要： PROBLEM TO BE SOLVED: To provide a DRAM device capable of effectively preventing a soft error.SOLUTION: The DRAM device according to one embodiment includes: a plurality of N-channel MIS transistors arranged in a matrix on a P well; a plurality of capacitors provided corresponding to the N-channel MIS transistors; a plurality of word lines provided corresponding to each row of the N-channel MIS transistors; a plurality of bit lines provided corresponding to each column of the N-channel MIS transistors; and a Pdiffusion layer which is provided extending in the extending direction of the word lines and is supplied with the potential of the P well.

    摘要翻译： 要解决的问题：提供能够有效地防止软错误的DRAM装置。解决方案：根据一个实施例的DRAM装置包括：在P阱上以矩阵形式布置的多个N沟道MIS晶体管; 设置对应于N沟道MIS晶体管的多个电容器; 与N沟道MIS晶体管的每一行相对应地设置的多个字线; 对应于N沟道MIS晶体管的每列设置的多个位线; 以及扩散层，其设置在字线的延伸方向上延伸并被供给P阱的电位。