-
公开(公告)号:JP2022000895A
公开(公告)日:2022-01-04
申请号:JP2021140272
申请日:2021-08-30
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , G11C11/405 , G11C11/404 , H01L27/10 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242
Abstract: 【課題】新たな構造の半導体装置を提供することを目的の一とする。 【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート 電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第 2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジ スタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトラ ンジスタは酸化物半導体層を含んで構成された半導体装置である。 【選択図】図1
-
公开(公告)号:JP2021158373A
公开(公告)日:2021-10-07
申请号:JP2021103748
申请日:2021-06-23
Applicant: 株式会社半導体エネルギー研究所
Inventor: 遠藤 正己
IPC: H01L27/108 , H01L27/1156 , H01L29/786 , G11C11/405 , H01L21/8242
Abstract: 【課題】大容量のデータを記憶する記憶装置を提供する。 【解決手段】第1トランジスタと、第2トランジスタと、第3トランジスタと、第1容量 素子と、第2容量素子と、第1乃至第3配線とを有する記憶装置である。第1トランジス タはチャネル形成領域に酸化物半導体を有し、第2トランジスタはチャネル形成領域にシ リコンを有し、第3トランジスタはチャネル形成領域にシリコンを有する。第1容量素子 は第1トランジスタと同じ層に設けられ、第2容量素子と第1容量素子とは、互いに重な る領域を有する。第2容量素子の誘電体の膜厚は、第1容量素子の誘電体の膜厚よりも大 きいことが好ましい。 【選択図】図6
-
公开(公告)号:JP6942612B2
公开(公告)日:2021-09-29
申请号:JP2017216417
申请日:2017-11-09
Applicant: 株式会社半導体エネルギー研究所
Inventor: 黒川 義元
IPC: G11C11/56 , G11C7/16 , H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
-
公开(公告)号:JP2021140805A
公开(公告)日:2021-09-16
申请号:JP2021078370
申请日:2021-05-06
Applicant: 株式会社半導体エネルギー研究所
Inventor: 黒川 義元
IPC: G06N3/063 , H01L21/8242 , H01L27/108 , G11C11/405 , G11C11/56 , G06G7/60
Abstract: 【課題】積和演算が可能な半導体装置を提供する。 【解決手段】第1メモリセルと、第2メモリセルと、オフセット回路と、を有する半導体 装置であり、第1メモリセルに第1アナログデータを保持し、第2メモリセルに参照アナ ログデータを保持する。第1メモリセル、及び第2メモリセルは、基準電位を選択信号と して印加した際に、それぞれ第1電流、及び第2電流を流す機能を有し、オフセット回路 は、第1電流と第2電流との差分電流に相当する第3電流を流す機能を有する。半導体装 置において、第1メモリセル、及び第2メモリセルは、第2アナログデータに応じた電位 を選択信号として印加した際に、それぞれ第4電流、及び第5電流を流す機能を有する。 第4電流と第5電流との差分電流から第3電流を差し引くことで、第1アナログデータと 第2アナログデータの積和に依存した電流を取得する。 【選択図】図1
-
公开(公告)号:JPWO2019239245A1
公开(公告)日:2021-08-05
申请号:JPIB2019054506
申请日:2019-05-31
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C11/405 , G11C11/4074 , G06N3/063 , H01L29/786 , H01L27/1156 , H01L21/8242 , H01L27/108 , H01L21/8239 , H01L27/105 , G11C11/54
Abstract: 低消費電力化が可能で、人間の脳を模倣したデータの記憶が可能な半導体装置を提供する。制御部と、記憶部と、センサ部と、を有する。記憶部は、記憶回路と、切り替え回路と、を有する。記憶回路は、第1トランジスタおよび容量素子を有する。切り替え回路は、第2トランジスタおよび第3トランジスタを有する。第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、バックゲート電極と、を有する。制御部は、センサ部で得られた信号に応じて、バックゲート電極に与える信号を切り替える機能を有する。
-
公开(公告)号:JPWO2019220259A1
公开(公告)日:2021-07-08
申请号:JPIB2019053709
申请日:2019-05-07
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/11526 , H01L21/8242 , H01L27/108 , H01L27/10 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , G11C11/405 , H01L27/1156
Abstract: nチャネル型トランジスタで構成されたゲインセル型のメモリセルを有し、ビット線に印加される電位より低い電位を必要としない、記憶装置を提供する。記憶装置が有するメモリセルは行列状(マトリクス状)に配置され、それぞれのメモリセルは、書き込みワード線、書き込みビット線、読み出しワード線、読み出しビット線と接続される。書き込みワード線は、行列状に配置されたメモリセルの、行または列の一方向と平行に配置され、書き込みビット線は、行または列の他方向と平行に配置される。読み出しワード線は、行列状に配置されたメモリセルの、行または列の一方向と平行に配置され、読み出しビット線は、行または列の他方向と平行に配置される。
-
公开(公告)号:JP2021073724A
公开(公告)日:2021-05-13
申请号:JP2021014819
申请日:2021-02-02
Applicant: 株式会社半導体エネルギー研究所
Inventor: 池田 隆之
IPC: H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , G11C11/405 , H01L21/8242
Abstract: 【課題】電源電位数を増加させることなく所望の電位をデータとして保持することが可能 な記憶素子を提供する。 【解決手段】記憶素子は、チャネルが酸化物半導体層に形成されるトランジスタがオフす ることによって浮遊状態となるノードにおいてデータを保持する。そして、当該トランジ スタのゲートの電位をゲートとソース間の容量結合によって上昇させることが可能な構成 を有する。これにより、電源電位数を増加させることなく所望の電位をデータとして保持 することを可能とする。 【選択図】図1
-
公开(公告)号:JP2021072146A
公开(公告)日:2021-05-06
申请号:JP2020177728
申请日:2020-10-23
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , G11C11/56 , G11C11/405
Abstract: 【課題】多値データを記憶できる不揮発性の記憶装置を有し、稼働時に主記憶装置の記憶容量を大きくできる情報処理システムを提供する。 【解決手段】情報処理システムは、例えば、演算処理装置、主記憶装置、および不揮発性の記憶装置を有する。主記憶装置は、DRAMやSRAMなど揮発性の記憶装置を用いて構成され、不揮発性の記憶装置は、一つのメモリセルに多値データを記憶できる機能を有する。情報処理システムが非稼働時、不揮発性の記憶装置は2値データを記憶することで、記憶したデータを長時間保持することができ、情報処理システムが稼働時、不揮発性の記憶装置は多値データを記憶することで、記憶容量を大きくすることができる。記憶容量を大きくすることで、不揮発性の記憶装置にはデータを記憶していない空き領域ができ、空き領域は情報処理システムの主記憶装置の一部として使用することができる。 【選択図】図1
-
公开(公告)号:JP6833315B2
公开(公告)日:2021-02-24
申请号:JP2015233040
申请日:2015-11-30
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C11/56 , H01L21/8234 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
-
公开(公告)号:JPWO2019130144A1
公开(公告)日:2021-01-14
申请号:JPIB2018059984
申请日:2018-12-13
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C11/405 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , G11C14/00
Abstract: 新規な記憶装置を提供する。行列状に配置された複数のメモリセルを有する記憶装置であって、メモリセルのそれぞれはトランジスタと容量素子を有する。トランジスタは半導体層を介して互いに重なる領域を有する第1のゲートおよび第2のゲートを有する。記憶装置は「書き込みモード」「読み出しモード」「リフレッシュモード」および「NVモード」で動作する機能を有する。「リフレッシュモード」ではメモリセルが保持しているデータを読み出した後、第1の時間をかけて該メモリセルに再び書き込む。「NVモード」ではメモリセルが記憶しているデータを読み出した後、第2の時間をかけて該メモリセルに再び書き込み、その後第2のゲートにトランジスタをオフ状態にする電位を供給する。「NVモード」で動作することでメモリセルへの電力供給を停止しても長期間データを記憶できる。メモリセルに多値データを記憶することができる。
-
-
-
-
-
-
-
-
-