-
公开(公告)号：JP6201259B2
公开(公告)日：2017-09-27
申请号：JP2013551554
申请日：2012-12-04
申请人： 国立大学法人東北大学
IPC分类号： H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00 , G11C14/00
CPC分类号： G11C13/0038 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C14/00 , G11C14/0081 , G11C15/046 , G11C19/02 , G11C29/50012 , H03K19/18 , H03K3/356139 , H03K3/59
-
公开(公告)号：JP6436426B2
公开(公告)日：2018-12-12
申请号：JP2017520688
申请日：2016-05-20
发明人： 廣畑 貴文
CPC分类号： H01L29/82 , H01F10/3254 , H01F10/3286 , H01F10/329 , H03K3/59
-
公开(公告)号：JP2018022547A
公开(公告)日：2018-02-08
申请号：JP2017154824
申请日：2017-08-09
申请人： 国立大学法人東北大学
IPC分类号： H01L21/8239 , H01L27/105 , H01L21/8244 , H01L27/11 , H01L45/00 , H01L49/00 , G11C11/412 , G11C14/00 , G11C11/16
CPC分类号： G11C13/0038 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C14/00 , G11C14/0081 , G11C15/046 , G11C19/02 , G11C29/50012 , H03K3/356139 , H03K3/59 , H03K19/18
摘要： 【課題】従来のSTT−MTJ素子等を用いたラッチ回路を高速に動作させる場合に生じる、消費電力の増大ならびにスイッチング確率の低下がない集積回路を提供する。 【解決手段】データ保持機能を有するラッチ10と、ラッチ10に接続されるスピン注入型のMTJ素子15と、制御回路と、を含む集積回路1Cであって、制御回路は、ラッチ10の動作周波数ではスピン注入型のMTJ素子15に書き込みがされない第1の動作モードと、ラッチ10の動作周波数よりも低い動作周波数でスピン注入型のMTJ素子15に書き込みがされる第2の動作モードと、なるように制御する。第1の動作モードでラッチ10に保持されたデータは、第2の動作モードにおいて、スピン注入型のMTJ素子15に書き込まれる。 【選択図】図17
-
公开(公告)号：JPWO2013099536A1
公开(公告)日：2015-04-30
申请号：JP2013551554
申请日：2012-12-04
申请人： 国立大学法人東北大学
IPC分类号： G11C11/15 , H01L21/8246 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0038 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C14/00 , G11C14/0081 , G11C15/046 , G11C19/02 , G11C29/50012 , H03K3/356139 , H03K3/59 , H03K19/18
摘要： 従来のSTT−MTJ素子等を用いたラッチ回路を高速に動作させる場合に生じた、消費電力の増大ならびにスイッチング確率の低下がない集積回路を提供するもので、集積回路1は、書き込み信号が入力された後一定の期間τの経過後に書き換えが起こる記憶素子1Bと、回路を構築する基本素子で構成されるデータ保持機能を有する基本回路1Aと、を備えていて、基本回路1Aの情報処理中における第1の動作モードでの動作周波数f1が、τ>λ1/f1(0
摘要翻译： 发生使用常规STT-MTJ元件或以高速等，一个提供了一种集成电路减少不增加和功耗的切换概率，集成电路1中，写信号输入操作闩锁电路时 存储器元件1B被改写后的时间τ的一定时间后发生时，设置有，具有被配置在数据的基本元素保持功能建立一个电路中的基本电路1A的信息处理的基本电路1A 在，τ>λ1/ f1上的第一操作模式操作频率f1;并且满足（0 <λ1＆NLE 1）的关系。
-
公开(公告)号：JP6337997B2
公开(公告)日：2018-06-06
申请号：JP2017154824
申请日：2017-08-09
申请人： 国立大学法人東北大学
CPC分类号： G11C13/0038 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C14/00 , G11C14/0081 , G11C15/046 , G11C19/02 , G11C29/50012 , H03K3/356139 , H03K3/59 , H03K19/18
-
公开(公告)号：JPWO2016190255A1
公开(公告)日：2018-04-12
申请号：JP2017520688
申请日：2016-05-20
发明人： 廣畑 貴文
摘要： パルス生成装置10は、基板24と、基板24上に設けられ、強磁性体からなるスピン注入子14と、基板24上に設けられ、強磁性体からなり、第1軸の方向が磁化容易軸となる磁気異方性を有するスピン回転子18と、スピン注入子14及びスピン回転子18と直接又は絶縁層を介して接合された非磁性体からなるチャネル部12と、スピン回転子18の磁気モーメントMが第1軸L1の一方を向いた状態から第1軸L1の他方を向いた状態へ反転する際に、スピン回転子18の磁気モーメントMが第1軸L1と直交する第2軸L2に沿って向いた状態を検出することによって、パルスを生成する生成部30とを備える。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.013 秒)
