KR20210028306A - Method for designing layout of semiconductor device

    公开(公告)号:KR20210028306A

    公开(公告)日:2021-03-12

    申请号:KR1020190108757A

    申请日:2019-09-03

    IPC分类号: G06F30/00 H01L27/02

    摘要: 본 발명의 실시예에 따른 반도체 장치의 레이아웃 설계 방법은, 복수의 IC(Integrated Circuit) 블록들을 포함하는 반도체 장치에서 레이아웃을 변경할 선택 IC 블록을 결정하는 단계, 상기 선택 IC 블록에 포함되는 핀 구조체들의 제1 방향에서의 간격을, 제1 간격에서 제2 간격으로 변경하는 단계, 상기 선택 IC 블록에서 상기 핀 구조체들에 연결되는 소스/드레인 영역들의 위치를 결정하는 단계, 상기 선택 IC 블록에서 상기 핀 구조체들을 분리하는 컷 영역의 위치를 결정하는 단계, 및 상기 선택 IC 블록에서 상기 소스/드레인 영역들 및 게이트 전극 중 적어도 하나에 연결되는 컨택의 위치를 결정하는 단계를 포함한다.

    Field-effect type semiconductor device and a method of manufacturing the same

    公开(公告)号:JP4846106B2

    公开(公告)日:2011-12-28

    申请号:JP2001040389

    申请日:2001-02-16

    摘要: In a field effect semiconductor device in which switching is performed by a gate voltage inputted from outside via a gate resistance circuit for restricting charging and discharge currents flowing between an insulated gate and an emitter, the improvement comprises: an insulated gate electrode portion which is formed by a gate electrode pad and a gate electrode insulated from the gate electrode pad; the gate resistance circuit being inserted between the gate electrode pad and the gate electrode so as to be formed integrally with the insulated gate electrode portion; and the gate resistance circuit comprising a first gate resistance and a first series circuit connected to the first gate resistance in parallel and including a second gate resistance and a first diode such that an anode of the first diode is connected to the gate electrode.