公开(公告)号：KR1020000005452A

公开(公告)日：2000-01-25

申请号：KR1019980708220

申请日：1997-04-14

Applicant: 크리 인코포레이티드

Inventor： 슬레이터데이비드비.쥬니어 ,  립킨로리에이. ,  읊베마게존알렉산더틤ㅋ. ,  팔머존더블유.

IPC: H01L27/06 ,  H01L21/82

CPC classification number: H01L21/045 ,  H01L21/049 ,  H01L21/8213 ,  H01L23/3171 ,  H01L27/0605 ,  H01L29/1608 ,  H01L29/51 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L2924/0002 ,  Y10S438/931 ,  H01L2924/00

Abstract: PURPOSE: A monolithic CMOS integrated device formed in silicon carbide and method of fabricating same is disclosed. CONSTITUTION: The CMOS integrated device includes a layer of silicon carbide (SiC) of a first conductivity type with a well region of a second conductivity type formed in the layer of silicon carbide. A MOS field effect transistor (20) is formed in the well region and a complementary MOS field effect transistor (22) is formed in the silicon carbide layer. The method of fabrication of CMOS silicon carbide includes formation of an opposite conductivity well region in a silicon carbide layer by ion implantation. Source and drain contacts are also formed by selective ion implantation in the silicon carbide layer and the well region. A gate dielectric layer is formed by deposition and re-oxidation. A gate electrode is formed on the gate dielectric such that a channel region is formed between the source and the drain when a bias is applied to the gate electrode. Source drain and body contacts are preferably formed of the same material in a single fabrication step.

Abstract translation: 目的：公开了一种在碳化硅中形成的单片CMOS集成器件及其制造方法。 构成：CMOS集成器件包括第一导电类型的碳化硅（SiC）层，其具有在碳化硅层中形成的第二导电类型阱区。 在阱区中形成MOS场效应晶体管（20），并且在碳化硅层中形成互补MOS场效应晶体管（22）。 CMOS碳化硅的制造方法包括通过离子注入在碳化硅层中形成相反的电导阱区域。 源极和漏极接触也通过在碳化硅层和阱区中的选择性离子注入而形成。 通过沉积和再氧化形成栅介质层。 栅极电极形成在栅极电介质上，使得当栅极施加偏压时，在源极和漏极之间形成沟道区。 在单个制造步骤中，源漏极和主体触点优选由相同的材料形成。

公开(公告)号：KR1020160120756A

公开(公告)日：2016-10-18

申请号：KR1020167025036

申请日：2015-01-27

Applicant: 제네럴 일렉트릭 컴퍼니

Inventor： 맥마흔제임스제이 ,  스테바노빅류비사드래고류브 ,  아서스티븐데일리 ,  고르크지카토마스버트 ,  뷰프레리차드알프레드 ,  스텀자카리매튜 ,  볼로트니코프알렉산더빅토로비치

IPC: H01L29/78 ,  H01L21/04 ,  H01L29/16 ,  H01L29/423 ,  H01L29/66

CPC classification number: H01L29/7802 ,  H01L21/045 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068

Abstract: 반도체디바이스가제공된다. 상기디바이스는, 실리콘탄화물을포함하며또한제1 면및 제2 면을갖는반도체층을포함한다. 게이트절연층이반도체층의제1 면의일부상에배치되며, 게이트전극이상기게이트절연층상에배치된다. 상기디바이스는상기게이트절연층이층의중심에서의두께보다모서리에서더 큰두께를갖도록, 상기게이트전극의에지에인접한모서리에서상기게이트절연층과게이트전극사이에배치되는산화물을추가로포함한다. 상기디바이스를제조하기위한방법도제공된다.

公开(公告)号：KR1020150125688A

公开(公告)日：2015-11-09

申请号：KR1020157026354

申请日：2014-03-07

Applicant: 크리, 인코포레이티드

Inventor： 팔라,비핀다스 ,  쳉,린 ,  헤닝,제이슨 ,  아가왈,아난트 ,  팔머,존

IPC: H01L29/78 ,  H01L29/66 ,  H01L21/04

CPC classification number: H01L29/7802 ,  H01L21/045 ,  H01L21/046 ,  H01L21/049 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7828

Abstract: 트랜지스터장치를형성하는방법은, 제1 도전형과상부표면을갖고있는드리프트층을제공하는단계, 상기드리프트층 내에그리고그의상부표면에인접하여제1 영역들을형성하는단계 - 상기제1 영역들은제1 도전형과반대인제2 도전형을갖고있고서로이격되어있음 -, 상기제1 영역들을포함하는드리프트층 위에보디층을형성하는단계, 제1 영역들의각각의영역들위에보디층 내에이격된소스영역들을형성하는단계, 소스영역들사이에보디층 내에수직전도영역을형성하는단계 - 상기수직전도영역은제1 도전형을갖고있고수직전도영역과소스영역들의각각의영역들과의사이에보디층 내에채널영역들을규정함 -, 보디층 위에게이트절연체를형성하는단계, 및게이트절연체위에게이트콘택트를형성하는단계를포함한다.

公开(公告)号：KR1020140050015A

公开(公告)日：2014-04-28

申请号：KR1020147002125

申请日：2012-06-26

Applicant: 크리, 인코포레이티드

Inventor： 다르,사리트 ,  청,린 ,  류,세형 ,  아가르왈,아난트,쿠마르 ,  팔무르,존,윌리암스 ,  마키,에릭 ,  거개너스,제이슨 ,  리히텐왈너,다니엘,제너

IPC: H01L21/28 ,  H01L29/51 ,  H01L21/314 ,  H01L21/331 ,  H01L21/336 ,  H01L29/16

CPC classification number: H01L29/7802 ,  H01L21/02142 ,  H01L21/02164 ,  H01L21/02172 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/02282 ,  H01L21/02288 ,  H01L21/02378 ,  H01L21/045 ,  H01L21/049 ,  H01L29/0619 ,  H01L29/1606 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7813

Abstract: 채널 이동도가 증가한 반도체 소자 및 그의 제조 방법의 실시형태가 개시된다. 한 실시형태에서, 반도체 소자는 채널 영역을 포함하는 기판, 및 채널 영역 위의 기판 상의 게이트 스택을 포함한다. 게이트 스택은 알칼리 토금속을 포함한다. 한 실시형태에서, 알칼리 토금속은 바륨(Ba)이다. 다른 실시형태에서, 알칼리 토금속은 스트론튬(Sr)이다. 알칼리 토금속은 반도체 소자의 채널 이동도의 상당한 개선을 초래한다.

Abstract translation: 公开了具有增加的信道移动性的半导体器件及其制造方法的实施例。 在一个实施例中，半导体器件包括在沟道区上的衬底上包括沟道区和栅叠层的衬底。 栅极堆叠包括碱土金属。 在一个实施方案中，碱土金属是钡（Ba）。 在另一个实施方案中，碱土金属是锶（Sr）。 碱土金属导致半导体器件的沟道迁移率的显着改善。

公开(公告)号：KR1020130103359A

公开(公告)日：2013-09-23

申请号：KR1020130019632

申请日：2013-02-25

Applicant: 미쓰비시덴키 가부시키가이샤

Inventor： 마쓰노요시노리

IPC: H01L29/78 ,  H01L29/872 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/78 ,  H01L23/293 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L29/6606 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/0518 ,  H01L2224/05184 ,  H01L2224/05564 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/06181 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/13052 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: PURPOSE: A silicon carbide semiconductor device and a manufacturing method thereof are provided to prevent a discharge due to the exposure of the lateral side of an epitaxial layer by forming an insulation layer to cover the end and the lateral side of the epitaxial layer. CONSTITUTION: An epitaxial layer (2) is formed on a silicon carbide semiconductor substrate (1). The impurity concentration of the epitaxial layer is lower than the impurity concentration of the silicon carbide semiconductor substrate. An electrode (6) is formed on the epitaxial layer. A groove (11) which is deeper than the bottom of the epitaxial layer is formed on the epitaxial layer which is inserted between the electrodes. An insulation layer (8) covers the end of the electrode and the end and the lateral side of the epitaxial layer.

Abstract translation: 目的：提供一种碳化硅半导体器件及其制造方法，以通过形成绝缘层以覆盖外延层的端部和侧面来防止由于外延层的侧面的暴露而导致的放电。 构成：在碳化硅半导体衬底（1）上形成外延层（2）。 外延层的杂质浓度低于碳化硅半导体衬底的杂质浓度。 在外延层上形成电极（6）。 在插入在电极之间的外延层上形成比外延层的底部深的沟槽（11）。 绝缘层（8）覆盖电极的端部和外延层的端部和侧面。

公开(公告)号：KR101012713B1

公开(公告)日：2011-02-09

申请号：KR1020087016786

申请日：2006-12-21

Applicant: 크리 인코포레이티드

Inventor： 워드3세알랜 ,  헤닝제이슨패트릭

IPC: H01L21/314 ,  H01L29/78 ,  H01L29/24 ,  H01L21/04

CPC classification number: H01L21/0217 ,  H01L21/02271 ,  H01L21/045 ,  H01L21/3145 ,  H01L21/318 ,  H01L21/3185 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/24 ,  H01L29/405 ,  H01L29/6606 ,  H01L29/732 ,  H01L29/74 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

Abstract: 실리콘 카바이드로 만든 고전계 반도체 디바이스(high field semiconductor device)를 위한 향상된 종단 구조(termination structure)를 개시한다. 상기 종단 구조는 고전계에서 동작하는 실리콘 카바이드계 디바이스; 상기 디바이스 내의 활성 영역; 및 상기 활성 영역을 위한 에지 종단 패시베이션을 포함하고, 상기 에지 종단 패시베이션은, 표면 상태를 충족시키고 계면 밀도를 낮추기 위한, 상기 디바이스의 상기 실리콘 카바이드 영역의 적어도 일부 상의 옥사이드층; 수소가 포함되는 것을 방지하고 기생 커패시턴스를 감소시키며 트래핑(trapping)을 최소화하기 위한, 상기 옥사이드층 상의 비화학량적인 층(non-stoichiometric layer); 및 상기 비화학량적인 층 및 상기 옥사이드층을 캡슐화하기 위한, 상기 비화학량적인 층 상의 화학량적인 층(stoichiometric layer)을 포함한다.