公开(公告)号：KR100897818B1

公开(公告)日：2009-05-15

申请号：KR1020070055862

申请日：2007-06-08

申请人： 주식회사 디비하이텍

发明人： 이두성

IPC分类号： H01L29/78

CPC分类号： H01L21/28061 ,  H01L21/28202 ,  H01L29/4941 ,  H01L29/518

摘要： 본 발명은 풀리 실리사이드 실리콘 게이트 및 그의 제조방법에 관한 발명으로, 특히 풀리 실리사이드 실리콘 게이트는 소자 분리막이 형성된 반도체 기판, 상기 반도체 기판 상에 형성되는 게이트 절연막, 상기 게이트 절연막의 상부에 형성되는 도핑된 폴리 실리콘층, 상기 도핑된 폴리 실리콘층의 상부에 형성되는 제 1 금속층, 및 상기 제 1 금속층의 상부에 형성되는 금속 실리사이드층을 포함하여 구성되어 있다.
풀리 실리사이드 실리콘 게이트(FUSI Gate : Fully Silicide Silicon Gate), 니켈 실리사이드(Ni Silicide), 일함수(work function)

公开(公告)号：KR100885910B1

公开(公告)日：2009-02-26

申请号：KR1020030027543

申请日：2003-04-30

申请人： 삼성전자주식회사

发明人： 채수두 ,  김정우 ,  이정현 ,  김문경 ,  황현상

IPC分类号： H01L21/8247

CPC分类号： H01L29/792 ,  H01L21/28194 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66833

摘要： 소정 거리만큼 이격된 소오스 및 드레인 영역이 형성된 반도체 기판; 및 상기 소오스 및 드레인 영역사이의 상기 반도체 기판 상에 양단이 상기 소오스 및 드레인 영역과 접촉되도록 형성된 게이트 적층물을 구비하는 비휘발성 반도체 메모리 장치에 있어서, 상기 게이트 적층물은 터널링막, 질화막(Si
3 N
4 )보다 유전율이 크고 제1 불순물이 도핑된 제1 트랩 물질막, 상기 질화막보다 유전율이 큰 제1 절연막 및 게이트 전극이 순차적으로 적층되어 구성되고, 상기 제1 불순물은 Dy를 포함하는 란탄계열원소인 것을 특징으로 하는 비휘발성 반도체 메모리 장치를 제공한다. 이러한 본 발명을 이용하면, 도핑 농도에 따라 트랩밀도를 효과적으로 조절할 수 있고, 그에 따라 종래보다 낮은 전압으로 데이터를 기록 및 소거할 수 있으며, 종래보다 빠른 동작 속도를 얻을 수 있다.

公开(公告)号：KR1020090009931A

公开(公告)日：2009-01-23

申请号：KR1020087029306

申请日：2007-05-30

申请人： 도쿄엘렉트론가부시키가이샤

发明人： 고노마사유키 ,  니시타다츠오 ,  나카니시도시오

IPC分类号： C23C16/42 ,  H01L21/205 ,  H01L21/318

CPC分类号： C23C16/511 ,  C23C16/345 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/518 ,  H01L29/78 ,  H01L29/7843

摘要： A plasma processing apparatus generates plasma by introducing microwaves into a processing chamber by using a planar antenna having a plurality of slots. By using the plasma processing apparatus, a nitrogen containing gas and a silicon containing gas introduced into the processing chamber are brought into the plasma state, and at the time of depositing by using the plasma a silicon nitride film on the surface of a substrate to be processed, stress to the silicon nitride film to be formed is controlled by the combination of the type and the processing pressure of the nitrogen containing gas.

摘要翻译： 等离子体处理装置通过使用具有多个槽的平面天线将微波引入处理室来产生等离子体。 通过使用等离子体处理装置，将引入到处理室中的含氮气体和含硅气体进入等离子体状态，并且在通过使用等离子体沉积基板表面上的氮化硅膜时为 通过组合含氮气体的类型和处理压力来控制待形成的氮化硅膜的应力。

公开(公告)号：KR1020080104391A

公开(公告)日：2008-12-02

申请号：KR1020087027835

申请日：2002-02-12

申请人： 에이에스엠 아메리카, 인코포레이티드

发明人： 토드,마이클에이.

IPC分类号： H01L21/205

CPC分类号： C23C16/0272 ,  B82Y10/00 ,  B82Y30/00 ,  C23C16/22 ,  C23C16/24 ,  C23C16/30 ,  C23C16/308 ,  C23C16/325 ,  C23C16/345 ,  C23C16/36 ,  C23C16/56 ,  C30B25/02 ,  C30B29/06 ,  H01L21/02422 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02592 ,  H01L21/02595 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/2257 ,  H01L21/28035 ,  H01L21/28044 ,  H01L21/28194 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/3185 ,  H01L21/32055 ,  H01L28/84 ,  H01L29/127 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66181 ,  H01L29/66242 ,  H01L31/1804 ,  H01L31/182 ,  H01L31/202 ,  Y02E10/546 ,  Y02E10/547 ,  Y02P70/521 ,  Y10S438/933

摘要： Chemical vapor deposition processes utilize higher order silanes and germanium precursors as chemical precursors. The processes have high deposition rates yet produce more uniform films, both compositionally and in thickness, than films prepared using conventional chemical precursors. In preferred embodiments, trisilane is employed to deposit SiGe-containing films that are useful in the semiconductor industry in various applications such as transistor gate electrodes. ® KIPO & WIPO 2009

摘要翻译： 化学气相沉积工艺利用高阶硅烷和锗前体作为化学前体。 这些方法具有高的沉积速率，但是与使用常规化学前体制备的膜相比，在组成和厚度方面产生更均匀的膜。 在优选的实施方案中，使用丙硅烷沉积在诸如晶体管栅电极的各种应用中可用于半导体工业中的含SiGe的膜。 ®KIPO＆WIPO 2009

公开(公告)号：KR1020080079339A

公开(公告)日：2008-08-29

申请号：KR1020087019543

申请日：2005-03-02

申请人： 도쿄엘렉트론가부시키가이샤

发明人： 마츠야마세이지 ,  나카니시도시오 ,  오자키시게노리 ,  아다치히카루 ,  다카츠키고이치 ,  사토요시히로

IPC分类号： H01L21/318 ,  H01L21/205

CPC分类号： C23C8/36 ,  H01J37/32192 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/518

摘要： At the time of forming an oxynitride film on a substrate by nitriding the substrate with plasma generated by microwaves after forming an oxide film, the microwaves are intermittently supplied. Ion bombardment due to electron temperature reduction is reduced by intermittently supplying the microwaves, and the diffusing speed of a nitride seed in the oxide film is reduced. As a result, nitrogen concentrates on a nitride film interface on the substrate side, and the concentration increase can be suppressed. Thus, the film quality of the oxynitride film can be improved, a leak current can be reduced, and operation speed and NBTI resistance can be improved.

摘要翻译： 在通过在形成氧化膜之后通过微波产生的等离子体对基板进行氮化而在基板上形成氧氮化物膜时，间歇地供给微波。 通过间歇地供给微波来降低电子温度降低引起的离子轰击，减少氮化物种子在氧化膜中的扩散速度。 结果，氮浓缩在基板侧的氮化物膜界面上，并且可以抑制浓度增加。 因此，可以提高氮氧化物膜的膜质量，可以降低漏电流，并且可以提高操作速度和NBTI电阻。

公开(公告)号：KR100843497B1

公开(公告)日：2008-07-04

申请号：KR1020067004182

申请日：2004-09-23

申请人： 인터내셔널 비지네스 머신즈 코포레이션

发明人： 고우세프,에브제니 ,  생,휠링 ,  데믹,크리스토퍼 ,  코즐로우스키,폴

IPC分类号： H01L21/318 ,  H01L21/314 ,  H01L21/8252 ,  H01L21/336

CPC分类号： H01L21/28202 ,  H01L21/02247 ,  H01L21/02326 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28255 ,  H01L21/3143 ,  H01L21/31658 ,  H01L21/318 ,  H01L29/518 ,  Y10S438/906 ,  Y10S438/933

摘要： 게이트 유전체로 이용할 Ge계 재료 상에 6nm 이하의 얇은 등가 산화물 두께의 게르마늄 산질화물 층을 제조하는 방법. 이 방법은 두 단계 프로세스와 관련된다. 먼저, 질소가 Ge계 재료의 표면층에 결합된다. 다음에, 질소 결합에 이어 산화 단계가 이어진다. 이 방법은 MOS 트랜지스터와 같은 Ge계 전계 효과 장치에 대해 두께 제어가 우수한 고품질의 게이트 유전체를 형성할 수 있다. 게르마늄 산질화물 게이트 유전체를 갖는 장치의 구조와 이 장치로 만들어진 프로세서가 또한 개시된다.
게이트 유전체, 등가 산화물 두께, 질소 결합, Ge계 재료, 산화 단계, 게르마늄 산질화물

公开(公告)号：KR1020080061440A

公开(公告)日：2008-07-03

申请号：KR1020060135941

申请日：2006-12-28

申请人： 동부일렉트로닉스 주식회사

发明人： 모규현

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/4966 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/265 ,  H01L29/511 ,  H01L29/518

摘要： A method for forming a metal gate electrode of a semiconductor device is provided to avoid junction spiking by using a nickel salicide metal gate electrode. A gate oxide layer and a polysilicon layer are formed on a silicon substrate wherein a nitride layer can be formed between the gate oxide layer and the polysilicon layer by a plasma nitride process(a). A photoresist layer pattern is formed in an active region on the polysilicon layer by a photolithography process(b). An inactive region is non-conformally etched, and a gate electrode, a spacer and a source/drain region are formed(c). Ions are implanted into the polysilicon layer of the gate electrode(d). Metal salicide of nickel is formed on the polysilicon layer of the gate electrode(e).

摘要翻译： 提供了一种用于形成半导体器件的金属栅电极的方法，以避免使用镍自对准金属栅电极而引起的结尖尖。 在硅衬底上形成栅极氧化层和多晶硅层，其中可以通过等离子体氮化物工艺（a）在栅极氧化物层和多晶硅层之间形成氮化物层。 通过光刻工艺（b）在多晶硅层的有源区中形成光致抗蚀剂层图案。 钝化区域被非保形蚀刻，形成栅电极，间隔物和源/漏区（c）。 将离子注入到栅电极（d）的多晶硅层中。 在栅电极（e）的多晶硅层上形成镍的金属硅化物。

公开(公告)号：KR100829335B1

公开(公告)日：2008-05-13

申请号：KR1020067018779

申请日：2005-07-27

申请人： 가부시키가이샤 히다치 고쿠사이 덴키

发明人： 데라사키다다시 ,  나카야마마사노리 ,  오가와운류

IPC分类号： H01L21/316 ,  H01L21/20

CPC分类号： H01L21/0214 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28202 ,  H01L21/3145 ,  H01L21/3165 ,  H01L29/518

摘要： 반도체 장치의 제조 방법은 실리콘 기판 표면을 약액에 의해 에칭한 후에 형성되는 산화규소막을 가열하여 박막화시키는 박막화 공정과, 박막화된 산화규소막을 가열하여, 적어도 산소를 함유하는 가스에 의해 산화하는 열 산화 공정, 또는 박막화된 산화규소막을, 플라즈마 방전된 적어도 산소를 함유하는 가스에 의해 산화하는 공정을 가진다.

摘要翻译： 一种用于制造半导体器件，即通过加热氧化硅薄膜的膜含有通过热氧化硅膜变薄的减薄步骤的气体的装置的氧化，和至少氧蚀刻后通过化学溶液来在硅衬底表面上形成热氧化工艺方法 或者，利用至少含有等离子体放电的氧的气体氧化稀薄氧化硅膜的工序。

公开(公告)号：KR1020080041041A

公开(公告)日：2008-05-09

申请号：KR1020060109128

申请日：2006-11-06

申请人： 삼성전자주식회사

发明人： 전상훈 ,  강창석 ,  최정달 ,  박진택 ,  손웅희 ,  정원석

IPC分类号： H01L27/115 ,  H01L21/8247 ,  B82Y10/00

CPC分类号： H01L27/11546 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11568 ,  H01L29/518 ,  H01L29/78 ,  H01L21/28273

摘要： An NVM(non-volatile memory) device is provided to avoid an increase of interfacial resistance caused by non-ohmic contact by forming an ohmic layer only in a peripheral circuit region. A semiconductor substrate(100) is prepared which has a cell region and a peripheral circuit region. A cell gate(130) is formed in the cell region. A peripheral circuit gate(120L,120H) is formed in the peripheral circuit region. The cell gate includes a charge storage insulation layer, a gate electrode and a conductive layer(128L,128H) that are sequentially formed on the semiconductor substrate. The peripheral circuit gate includes a gate insulation layer(122L,122H), a semiconductor layer(124L,124H), an ohmic layer(126L,126H) and the conductive layer that are sequentially formed on the semiconductor substrate. The charge storage insulation layer can include a tunnel insulation layer, a charge storage layer and a blocking insulation layer.

摘要翻译： 提供NVM（非易失性存储器）器件，以避免仅在外围电路区域中形成欧姆层而引起的由非欧姆接触引起的界面电阻的增加。 准备具有单元区域和外围电路区域的半导体基板（100）。 在单元区域中形成单元栅极（130）。 外围电路栅极（120L，120H）形成在外围电路区域中。 电池栅极包括依次形成在半导体衬底上的电荷存储绝缘层，栅电极和导电层（128L，128H）。 外围电路栅极包括依次形成在半导体衬底上的栅绝缘层（122L，122H），半导体层（124L，124H），欧姆层（126L，126H）和导电层。 电荷存储绝缘层可以包括隧道绝缘层，电荷存储层和阻挡绝缘层。

公开(公告)号：KR100821456B1

公开(公告)日：2008-04-11

申请号：KR1020077019262

申请日：2001-08-13

申请人： 샌디스크 쓰리디 엘엘씨

发明人： 리,토마스,에이치. ,  서브라마니안,바베크 ,  클리브스,제임스,엠. ,  워커,앤드류,제이. ,  페티,크리스토퍼 ,  코우즈네트조브,이고르,쥐 ,  존슨,마크,쥐. ,  팜월드,폴,엠. ,  헬너르,브래드

IPC分类号： H01L21/335 ,  B82Y40/00

CPC分类号： H01L27/11582 ,  G11C16/0466 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/3427 ,  G11C2211/5612 ,  H01L21/31053 ,  H01L21/76819 ,  H01L21/8221 ,  H01L23/528 ,  H01L23/5329 ,  H01L27/0688 ,  H01L27/112 ,  H01L27/11286 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11558 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1158 ,  H01L27/12 ,  H01L27/1203 ,  H01L29/0626 ,  H01L29/0661 ,  H01L29/16 ,  H01L29/1604 ,  H01L29/42324 ,  H01L29/42332 ,  H01L29/42364 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7391 ,  H01L29/78642 ,  H01L29/7881 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L29/861 ,  H01L29/8616

摘要： 본 발명은 복수의 디바이스 레벨을 포함한 모놀리식 3차원 어레이의 전하 저장 장치에 관한 것으로, 2개의 연속하는 디바이스 레벨 사이의 적어도 하나의 표면은 화학 기계적 연마에 의해 평탄화된다.
반도체 디바이스, 어레이, 화학 기계적 연마, 전하 저장 장치

摘要翻译： 提供了一种包括多个器件级的电荷存储器件的单片三维阵列，其中通过化学机械抛光将两个连续的器件级之间的至少一个表面平坦化。