-
公开(公告)号：KR1020160143942A
公开(公告)日：2016-12-15
申请号：KR1020150079338
申请日：2015-06-04
申请人： 삼성전자주식회사
CPC分类号： H01L29/66795 , H01L21/3065 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/7848
摘要： 본발명은반도체소자의제조방법에관한것으로, 기판상에제1 방향으로연장되는핀 구조체를형성하는것, 상기제1 방향과교차하는제2 방향으로연장되어상기핀 구조체를가로지르는희생게이트패턴을형성하는것, 상기핀 구조체및 상기희생게이트패턴을덮는게이트스페이서막을형성하는것, 상기기판상에, 제1 입사각범위를가지고조사되는제1 이온빔, 및제2 입사각범위를가지고조사되는제2 이온빔을제공하는것, 상기제1 이온빔 및상기제2 이온빔을이용하여상기게이트스페이서막을패터닝하여, 상기희생게이트패턴의측벽들상에게이트스페이서들을형성하는것, 상기희생게이트패턴의양 측에소스/드레인영역들을형성하는것 및상기희생게이트패턴을게이트전극으로교체하는것을포함하는반도체소자의제조방법이제공된다.
摘要翻译： 一种制造半导体器件的方法包括：形成在衬底上沿第一方向延伸的翅片结构，形成沿第二方向延伸以与鳍结构相交的牺牲栅极图案，形成覆盖鳍结构的栅极间隔层和牺牲栅极 提供具有第一入射角范围的第一离子束和具有第二入射角范围的第二离子束到衬底，使用第一离子束和第二离子束来构图栅极间隔层，以在第二离子束的侧壁上形成栅极间隔 牺牲栅极图案，在牺牲栅极图案的两侧形成源极/漏极区域，以及用栅极电极代替牺牲栅极图案。
-
公开(公告)号：KR100885186B1
公开(公告)日：2009-02-23
申请号：KR1020070043153
申请日：2007-05-03
申请人： 삼성전자주식회사
IPC分类号： H01L21/28
CPC分类号： H01L21/76843 , H01L21/76846 , H01L21/76856 , H01L21/76862 , H01L21/76877 , H01L24/03 , H01L24/05 , H01L2224/03602 , H01L2224/05124 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/0104 , H01L2924/01041 , H01L2924/01042 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01076 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/19043 , H01L2924/3011 , H01L2924/00014
摘要： 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법을 제공한다. 이 방법에 따르면, 확산 베리어 필름은 금속유기화학기상증착법에 의한 금속질화물로 형성되고, 부분적으로 플라즈마 처리된다. 이로써, 확산 베리어 필름의 비저항을 감소시킴과 더불어 우수한 베리어 특성을 가질 수 있다.
-
公开(公告)号：KR1020070030647A
公开(公告)日：2007-03-16
申请号：KR1020060001691
申请日：2006-01-06
申请人： 삼성전자주식회사
IPC分类号： H01L21/28
CPC分类号： H01L2924/0002 , H01L2924/00
摘要： 반도체 소자의 금속 배선 형성 방법이 제공된다. 반도체 소자의 금속 배선 형성 방법은 기판 상에 리세스 영역을 구비한 절연막 패턴을 형성하고, 리세스 영역의 상면, 측벽 및 밑면에 제1 장벽 금속막을 형성하고, 리세스 영역의 상면, 측벽 및 밑면에 형성되되, 절연막 패턴의 상면 위에서보다 리세스 영역의 내벽에서 더 작은 질소 함량을 갖는 TiN막으로 이루어진 제2 장벽 금속막을 형성하고, 리세스 영역의 일부를 채우도록 다마신 배선을 형성하고, 다마신 배선이 채워지지 않은 리세스 영역에 식각 정지막 패턴을 형성하는 것을 포함한다.
금속 배선, 다마신 배선, 식각 정지막-
公开(公告)号：KR100502407B1
公开(公告)日：2005-07-19
申请号：KR1020020019674
申请日：2002-04-11
申请人： 삼성전자주식회사
IPC分类号： H01L29/78
CPC分类号： H01L21/28088 , H01L21/28194 , H01L21/823857 , H01L29/4966 , H01L29/517 , H01L29/6656 , H01L29/66583 , H01L29/6659 , H01L29/7833
摘要： 고유전막 및 높은 도전성의 전극을 갖는 게이트 구조체 및 그 형성 방법을 제공한다. 이 게이트 구조체는 반도체기판 상에 차례로 적층된 고유전막, 배리어 금속 패턴 및 게이트 금속 패턴을 포함한다. 이때, 배리어 금속 패턴은 고유전막에 대해 우수한 내반응성을 갖는 탄탈륨 질화막인 것이 바람직하다. 또한, 게이트 금속 패턴은 낮은 비저항을 갖는 물질로서, 텅스텐, 탄탈륨, 티타늄, 알루미늄, 구리, 티타늄 실리사이드 및 코발트 실리사이드 중에서 선택된 적어도 한가지 물질인 것이 바람직하다. 이 게이트 구조체를 형성하는 방법은 반도체기판 상에 고유전막, 배리어 금속막 및 게이트 금속막을 차례로 형성한 후, 게이트 금속막 및 배리어 금속막을 패터닝하여 배리어 금속 패턴 및 게이트 금속 패턴을 형성하는 단계를 포함한다. 배리어 금속막은 탄탈륨 질화막으로 형성하고, 게이트 금속막은 비저항이 낮은 물질로 형성하는 것이 바람직하다.
-
公开(公告)号：KR1020050040552A
公开(公告)日：2005-05-03
申请号：KR1020030075922
申请日：2003-10-29
申请人： 삼성전자주식회사
IPC分类号： H01L21/28
摘要： 반도체 장치의 구리 배선 형성 방법이 개시되어 있다. 기판 상에 절연막을 형성한다. 상기 절연막을 식각하여 배선 형성을 위한 트렌치 구조를 형성한다. 상기 트렌치 내에, 상기 절연막 상에서 신장 스트레스 특성을 갖는 베리어 금속막 및 압착 스트레스 특성을 갖는 베리어 금속막을 각각 형성한다. 상기 베리어 금속막 상에 상기 트렌치를 매립하도록 구리막을 형성한다. 구리막 형성 시에 스트레스가 감소되어 금속 리프트 발생 등의 불량을 감소시킬 수 있다.
-
公开(公告)号：KR100465761B1
公开(公告)日：2005-01-13
申请号：KR1020020033635
申请日：2002-06-17
申请人： 삼성전자주식회사
IPC分类号： H01L21/28
CPC分类号： H01L21/7685 , H01L21/76802 , H01L23/53223 , H01L23/53266 , H01L2924/0002 , H01L2924/00
摘要： A structure includes a diffusion barrier layer pattern, a conductive layer pattern, an adhesion layer pattern, and a tantalum nitride layer pattern that are sequentially stacked over a semiconductor substrate. According to the method of forming the structure, a tantalum nitride layer is formed by using a PVD, CVD, or ALD process and patterned to form a tantalum nitride layer pattern. The structure and the method prevents process failures such as ring defects, simplifies associated processes, and allows relatively easy exposure of only an anti-refractive layer when forming a via hole in the structure.
摘要翻译： 结构包括顺序堆叠在半导体衬底上的扩散阻挡层图案，导电层图案，粘附层图案和氮化钽层图案。 根据形成该结构的方法，通过使用PVD，CVD或ALD工艺形成氮化钽层并将其图案化以形成钽氮化物层图案。 该结构和方法防止诸如环缺陷之类的工艺失效，简化相关工艺，并且允许在结构中形成通孔时仅相对容易地暴露抗折射层。
-
公开(公告)号：KR1020040102754A
公开(公告)日：2004-12-08
申请号：KR1020030034352
申请日：2003-05-29
申请人： 삼성전자주식회사
IPC分类号： H01L21/20
摘要： PURPOSE: An ALD(Atomic Layer Deposition) method and a method for forming a thin film using the same are provided to increase growing speed and to obtain fine step coverage. CONSTITUTION: A reaction material is induced on a substrate, wherein the reaction material represents Ta(NR1)(NR2R3)3(where, R1, R2 and R3 are the same or difference in H or C1-C6 alkyl group). The partial reaction material is chemically adsorbed on a substrate. A non-adsorbed reaction material is purged from the substrate. Solid material using an atomic layer deposition is formed by inducing a reaction gas on the substrate and removing a ligand-coupling atom containing the chemically adsorbed reaction material.
摘要翻译： 目的：提供ALD（原子层沉积）方法和使用其形成薄膜的方法以增加生长速度并获得精细的台阶覆盖。 构成：在衬底上诱导反应材料，其中反应材料代表Ta（NR1）（NR2R3）3（其中R1，R2和R3相同或H或C1-C6烷基的不同点）。 部分反应材料被化学吸附在基材上。 从基材中清除未吸附的反应物质。 使用原子层沉积的固体材料通过在衬底上诱导反应气体并除去含有化学吸附反应材料的配体偶合原子来形成。
-
公开(公告)号：KR1020030080845A
公开(公告)日：2003-10-17
申请号：KR1020020019674
申请日：2002-04-11
申请人： 삼성전자주식회사
IPC分类号： H01L29/78
CPC分类号： H01L21/28088 , H01L21/28194 , H01L21/823857 , H01L29/4966 , H01L29/517 , H01L29/6656 , H01L29/66583 , H01L29/6659 , H01L29/7833
摘要： PURPOSE: A gate structure having a high dielectric layer and a high conductive electrode and a method for forming the same are provided to be capable of reducing the EOT(Equivalent oxide thickness) of a gate isolating layer. CONSTITUTION: After forming an isolation layer(110) at the predetermined portion of a semiconductor substrate(100), a high dielectric layer(120) is formed at the upper portion of the resultant structure. A barrier metal is formed at the upper portion of the high dielectric layer. Then, a gate metal layer is formed at the upper portion of the resultant structure. A gate pattern(190) is formed by selectively etching the gate metal layer and the barrier metal. At this time, the gate pattern is made of a barrier metal pattern(135) and a gate metal pattern(145).
摘要翻译： 目的：提供具有高介电层和高导电电极的栅极结构及其形成方法，以能够降低栅极隔离层的EOT（等效氧化物厚度）。 构成：在半导体衬底（100）的预定部分形成隔离层（110）之后，在所得结构的上部形成高电介质层（120）。 在高电介质层的上部形成阻挡金属。 然后，在所得结构的上部形成栅极金属层。 通过选择性蚀刻栅极金属层和阻挡金属形成栅极图案（190）。 此时，栅极图案由阻挡金属图案（135）和栅极金属图案（145）制成。
-
公开(公告)号：KR1020030063643A
公开(公告)日：2003-07-31
申请号：KR1020020003873
申请日：2002-01-23
申请人： 삼성전자주식회사
IPC分类号： H01L27/04
摘要： PURPOSE: A method of manufacturing a capacitor of a semiconductor device having a Ta3N5 layer as dielectric layer is provided to use a Ta3N5 layer that do not require two step process and a high temperature thermal process. CONSTITUTION: A bottom electrode(110) is formed. A dielectric layer(120) consisting of Ta3N5 is formed on the bottom electrode by CVD. An upper electrode(130) is formed on the dielectric layer. A Ta3N5 layer is formed by pulsing a vaporized tantalum precursor and vaporized nitrogen source in a reaction chamber.
摘要翻译： 目的：提供一种制造具有Ta 3 N 5层作为介电层的半导体器件的电容器的方法，以使用不需要两步法和高温热处理的Ta 3 N 5层。 构成：形成底部电极（110）。 通过CVD在底电极上形成由Ta 3 N 5组成的电介质层（120）。 在电介质层上形成上电极（130）。 通过在反应室中脉冲蒸发的钽前体和蒸发的氮源形成Ta 3 N 5层。
-
公开(公告)号：KR1020160032321A
公开(公告)日：2016-03-24
申请号：KR1020140121912
申请日：2014-09-15
申请人： 삼성전자주식회사
IPC分类号： H01L21/335
CPC分类号： H01L21/3081 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/30604 , H01L21/3086 , H01L21/76224
摘要： 본발명의일 실시예에따른반도체소자의제조방법은, 기판상에복수의활성핀들을정의하는트렌치를형성하는단계, 복수의활성핀들상에희생막을형성하는단계, 희생막및 복수의활성핀들의표면을열처리하는단계, 및열처리하는단계에의해형성된희생산화막을제거하는단계를포함할수 있다.
摘要翻译： 本发明涉及半导体器件的制造方法。 根据本发明的实施例，该方法包括以下步骤：在衬底上形成限定激活翅片的沟槽; 在活化翅片上形成牺牲膜; 热处理牺牲膜和活化翅片的表面; 以及去除通过热处理步骤形成的牺牲氧化膜。
-
-
-
-
-
-
-
-
-
搜索结果
64 条记录 (耗时 0.073 秒)
