公开(公告)号：KR20180063554A

公开(公告)日：2018-06-12

申请号：KR20160163432

申请日：2016-12-02

IPC分类号： H01L21/768 ,  H01L21/02

CPC分类号： H01L21/76865 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/2885 ,  H01L21/7681 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76873 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/53238

摘要： 반도체장치는기판상에형성되어, 하부를관통하는비아홀, 및상기비아홀에연통하며상부를관통하는제1 트렌치를갖는층간절연막, 상기비아홀의저면및 전체측벽, 및상기제1 트렌치의일부저면및 하부측벽을커버하며, 도전물질을포함하는제1 보호패턴, 상기보호패턴및 상기제1 트렌치의상부측벽을커버하는제1 배리어패턴, 상기제1 배리어패턴을커버하는제1 접착패턴, 및상기제1 접착패턴상에형성되어상기비아홀 및상기제1 트렌치를채우는제1 도전패턴을포함할수 있다.

公开(公告)号：KR101812878B1

公开(公告)日：2017-12-27

申请号：KR1020160041567

申请日：2016-04-05

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 왕차오-춘 ,  고충-치 ,  시포-쳉

IPC分类号： H01L21/768

CPC分类号： H01L23/5283 ,  H01L21/7681 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295

摘要： 집적회로구조체는제1 k 값을갖는제1 로우 k 유전체층 및제1 k 값보다낮은제2 k 값을갖는제2 로우 k 유전체층을포함한다. 제2 로우 k 유전체층은제1 로우 k 유전체층의위에놓인다. 듀얼다마신구조체는제1 로우 k 유전체층 내에부분을가진비아및 비아위에있고비아에결합되는메탈라인을포함한다. 메탈라인은제2 로우 k 유전체층 내의부분을포함한다.

公开(公告)号：KR101785163B1

公开(公告)日：2017-10-12

申请号：KR1020150165033

申请日：2015-11-24

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 샤오웨이-인 ,  팅첸-웨이 ,  쳉타이-신 ,  창체-쳉

IPC分类号： H01L29/78 ,  H01L21/033 ,  H01L21/027 ,  H01L21/02 ,  H01L21/302 ,  H01L21/04

CPC分类号： H01L21/76816 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/7681 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76877 ,  H01L23/485 ,  H01L29/4175 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/785

摘要： 반도체소자구조물을형성하기위한방법이제공된다. 방법은기판위에제1 금속층을형성하는단계및 상기제1 금속층 위에유전체층을형성하는단계를포함한다. 방법은, 상기유전체층 위에반사방지층을형성하는단계, 상기반사방지층 위에하드마스크층을형성하는단계, 및상기하드마스크층 위에패턴화된포토레지스트층을형성하는단계를포함한다. 방법은, 제1 에칭공정을실행함에의해상기반사방지층의일부를에칭하는단계, 및제2 에칭공정을실행함에의해상기반사방지층을관통하도록에칭하고상기유전체층의일부를에칭하는단계를포함한다. 방법은, 상기제1 금속층 상에비아부분을형성하기위해제3 에칭공정을실행함에의해상기유전체층을관통하도록에칭하는단계를포함한다. 상기비아부분은제1 측벽및 제2 측벽을포함하며, 그리고상기제1 측벽의기울기는상기제2 측벽의기울기와상이하다.

摘要翻译： 提供了一种用于形成半导体器件结构的方法。 该方法包括形成在所述第一金属层的电介质层，以形成在基板上的第一金属层的步骤。 方法包括的步骤;以及在所述图案化的光刻胶层的硬掩模层，以形成上述的硬掩模层，以形成防反射层，所述电介质层上的防反射层。 方法中，通过第一蚀刻工艺的实践中，骤冷，以便穿过防反射层如在步骤称为防反射层的一部分，运行mitje第二蚀刻步骤包括所提到的电介质层的一部分的步骤。 方法包括呼叫由用于经由部分所述第一金属层上形成第三蚀刻方法的实施通过该介电层。 该通孔部分具有第一侧壁和第二侧壁，且第一侧壁的斜率从所述第二侧壁的斜率不同。

公开(公告)号：KR101701573B1

公开(公告)日：2017-02-01

申请号：KR1020140177840

申请日：2014-12-10

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 판싱챵 ,  시에칭화 ,  수홍후이

IPC分类号： H01L21/033

CPC分类号： H01L23/53295 ,  H01L21/31144 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/7681 ,  H01L21/76813 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76873 ,  H01L21/76879 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： 상이한밀도를갖는 2층이상의하드마스크를형성함으로써견고한금속화프로파일이형성된다. 다층금속하드마스크는, 특히최소배선폭이작은, 예컨대 50 nm 이하인공정에서유용하다. 하층일수록보다높은밀도를갖는다. 이와같이하여, 하층에의해충분한프로세스윈도우가제공되는동시에, 상층에의해라운드하드마스크프로파일이제공된다.

摘要翻译： 通过形成具有不同密度的两层或更多层硬掩模形成坚固的金属化轮廓。 多层金属硬掩模有助于特别是在小特征尺寸过程中，例如50nm及以下。 较低的层具有较高的密度。 以这种方式，较低层提供了足够的工艺窗口，同时由上层提供圆形硬掩模。

公开(公告)号：KR101606178B1

公开(公告)日：2016-03-24

申请号：KR1020120033222

申请日：2012-03-30

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 나익,메훌비. ,  추이,젠지앙

IPC分类号： H01L21/28 ,  H01L21/768

CPC分类号： H01L21/02697 ,  H01L21/7681 ,  H01L21/76834 ,  H01L21/7685 ,  H01L21/76856 ,  H01L21/76873 ,  H01L21/76885 ,  H01L29/66583

摘要： 본발명에설명된실시예들은일반적으로희생유전체재료및 선택적으로배리어/캡핑층을사용하여다마신공정중의바람직하지않은저유전율손상을감소시키기위한방법을제공한다. 일실시예에서, 다마신구조물은유전체기저층 위에증착된희생유전체재료를통해형성된다. 다마신구조물은구리와같은적합한금속으로충전된다. 구리다마신사이의트렌치영역내에충전된희생유전체재료는그 후제거되며, 이어서구리다마신구조물의노출표면을등각으로또는선택적으로덮는배리어/캡층이증착된다. 초저유전율유전체재료는그 후에희생유전체재료에의해이전에충전되었던트렌치영역을충전할수 있다. 본발명은금속라인들사이의초저유전율재료가에칭, 스트립핑, 습식세정, 예비-금속세정또는 CMP 공정과같은다마신공정중에다양한손상공정에노출되는것을방지한다.

公开(公告)号：KR1020140111913A

公开(公告)日：2014-09-22

申请号：KR1020130080864

申请日：2013-07-10

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 팅치유안 ,  오중문

IPC分类号： H01L21/768 ,  H01L21/28

CPC分类号： H01L23/5283 ,  H01L21/76802 ,  H01L21/7681 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76883 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention relates to a semiconductor structure and a method of manufacturing a semiconductor structure in which a spacer element is formed to be adjacent to a metal body embedded in a first dielectric layer of a first interconnect layer. A via which is misaligned relative to an edge of the metal body is formed in a second dielectric material in second interconnect layer disposed over the first interconnect layer and filled with a conductive material which is electrically coupled to the metal body. The method allows the formation of an interconnect structure without encountering the various problems presented by via substructure defects in the dielectric material of the first interconnect layer, as well as eliminating conventional gap-fill metallization issues.

摘要翻译： 半导体结构及半导体结构的制造方法技术领域本发明涉及半导体结构体和半导体结构体的制造方法，其中间隔元件形成为与第一互连层的第一电介质层嵌入的金属体相邻。 相对于金属体的边缘不对准的通孔形成在第二互连层中的第二介电材料中，第二互连层设置在第一互连层上并且填充有电耦合到金属体的导电材料。 该方法允许形成互连结构，而不会遇到通过第一互连层的电介质材料中的子结构缺陷呈现的各种问题，以及消除常规的间隙填充金属化问题。

公开(公告)号：KR1020130043096A

公开(公告)日：2013-04-29

申请号：KR1020127024984

申请日：2011-02-16

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 임,강섭 ,  데모스,알렉산드로스,티.

IPC分类号： H01L21/02 ,  H01L21/768

CPC分类号： H01L21/02126 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/7681

摘要： 기판상에 로우 유전상수 층을 증착하기 위한 방법들이 제공된다. 일 실시예에서, 상기 방법은 챔버 내로 하나 또는 둘 이상의 유기실리콘 화합물들을 도입하는 단계, 상기 챔버의 기판상에 로우 유전상수 층을 증착하기 위해 RF 전력이 있는 곳에서 상기 하나 또는 둘 이상의 유기실리콘 화합물들을 반응시키는 단계, 및 상기 로우 유전상수 층으로부터 포로젠 성분을 실질적으로 제거하기 위해 상기 로우 유전상수 층을 후처리하는 단계를 포함하며, 상기 하나 또는 둘 이상의 유기실리콘 화합물들은 실리원 원자와 그리고 상기 실리콘 원자에 결합되는 포로젠 성분을 포함한다. 선택적으로, 불활성 캐리어 가스, 산화 가스, 또는 둘 모두는 하나 또는 둘 이상의 유기실리콘 화합물과 함께 프로세싱 챔버 내로 도입될 수 있다. 상기 후처리 프로세스는 증착되는 물질의 자외선 복사 경화일 수 있다. UV 경화 프로세스는 열 또는 e-비임 경화 프로세스와 동시에 또는 연속적으로 사용될 수 있다. 상기 로우 유전상수 층은 좋은 기계적 특성들 및 바람직한 유전상수를 갖는다.

公开(公告)号：KR101214995B1

公开(公告)日：2012-12-26

申请号：KR1020117027943

申请日：2003-10-07

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 쳉,이 ,  네마니,시린이바스,디. ,  시아,리-쿤

IPC分类号： C23C16/32 ,  H01L21/205

CPC分类号： H01L21/02167 ,  C23C16/0272 ,  C23C16/325 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/314 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76832

摘要： 페닐기를포함하는유기실리콘화합물을포함하는프로세싱가스를프로세싱챔버내로제공하는단계와낮은 k 유전체재료를갖는단일다마신또는이중다마신용도에서배리어층으로서유용한낮은 k 실리콘카바이드배리어층을증착시키기위해프로세싱가스를반응시키는단계를포함하는기판프로세싱방법이제공된다. 무산소유기실리콘화합물을포함하는프로세싱가스로부터, 실리콘원자에부착된페닐기를실질적으로갖지않는실리콘카바이드캡층을낮은 k 실리콘카바이드배리어층상에증착하는방법이제공된다.

公开(公告)号：KR1020110134521A

公开(公告)日：2011-12-14

申请号：KR1020117027943

申请日：2003-10-07

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 쳉,이 ,  네마니,시린이바스,디. ,  시아,리-쿤

IPC分类号： C23C16/32 ,  H01L21/205

CPC分类号： H01L21/02167 ,  C23C16/0272 ,  C23C16/325 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/314 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76832

摘要： 페닐기를 포함하는 유기실리콘 화합물을 포함하는 프로세싱 가스를 프로세싱 챔버 내로 제공하는 단계와 낮은 k 유전체 재료를 갖는 단일 다마신 또는 이중 다마신 용도에서 배리어층으로서 유용한 낮은 k 실리콘 카바이드 배리어층을 증착시키기 위해 프로세싱 가스를 반응시키는 단계를 포함하는 기판 프로세싱 방법이 제공된다. 무산소 유기실리콘 화합물을 포함하는 프로세싱 가스로부터, 실리콘 원자에 부착된 페닐기를 실질적으로 갖지않는 실리콘 카바이드 캡층을 낮은 k 실리콘 카바이드 배리어층 상에 증착하는 방법이 제공된다.

公开(公告)号：KR1020110013574A

公开(公告)日：2011-02-09

申请号：KR1020117001449

申请日：2004-03-05

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 슈미트,프란시마르,씨. ,  시아,리-쿤 ,  엔구엔,손반 ,  벤카타라만,산카르

IPC分类号： H01L21/28 ,  H01L21/768 ,  H01L21/31

CPC分类号： H01L21/76835 ,  C23C16/0272 ,  C23C16/30 ,  C23C16/325 ,  C23C16/505 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/0234 ,  H01L21/02351 ,  H01L21/3105 ,  H01L21/31058 ,  H01L21/3121 ,  H01L21/3148 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/7681 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832

摘要： 2개의 로우-k 유전체층들 사이에 낮은 유전율을 갖는 부착층을 증착하기 위한 기판 처리 방법이 제공된다. 일 특징으로, 본 발명은 기판 상에 규소 및 탄소를 포함하고 4 이하의 유전율을 갖는 배리어층을 증착하는 단계, 배리어층에 인접하여 유전체 개시층을 증착하는 단계 및 유전체 개시층에 인접하여 규소, 산소 및 탄소를 포함하고 약 3 이하의 유전율을 갖는 제 1 유전체층을 증착하는 단계를 포함하는 기판 처리 방법을 제공한다.