公开(公告)号：KR1020170125402A

公开(公告)日：2017-11-14

申请号：KR1020177031447

申请日：2016-03-11

申请人： 마이크론 테크놀로지, 인크

发明人： 실스,스캇이. ,  샌더,거티에스.

IPC分类号： H01L29/06 ,  H01L21/02 ,  H01L21/033 ,  H01L21/311 ,  H01L29/02 ,  H01L29/66 ,  B82Y40/00

CPC分类号： H01L21/02118 ,  B82Y40/00 ,  H01L21/02227 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31138 ,  H01L29/02 ,  H01L29/0665 ,  H01L29/66007

摘要： 나노스트럭처형성방법은패턴처리된기판상에핵산구조의지향성자기-조립을형성하는단계를포함한다. 패턴처리된기판은복수의영역들을포함한다. 패턴처리된기판상의영역각각은지향성자기-조립내 특정핵산구조의흡착을위해특이적으로맞춤화된다.

摘要翻译： 纳米结构形成方法包括在图案化衬底上形成核酸结构的定向自组装。 图案化衬底包括多个区域。 图案化衬底上的每个区域都是专门针对定向自组装中的特定核酸结构的吸附而设计的。

公开(公告)号：KR1020150020714A

公开(公告)日：2015-02-26

申请号：KR1020157002082

申请日：2008-10-29

申请人： 다이니폰 인사츠 가부시키가이샤

发明人： 사사오까겐지

IPC分类号： H05K3/46 ,  H05K1/18 ,  H01L23/12 ,  H01L25/00

CPC分类号： H01L23/49861 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L29/66007 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81385 ,  H01L2224/81447 ,  H01L2224/83192 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/12042 ,  H01L2924/19041 ,  H05K1/186 ,  H05K1/187 ,  H05K3/3436 ,  H05K3/3442 ,  H05K3/4602 ,  H05K3/4614 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/061 ,  H05K2203/063 ,  Y02P70/611 ,  H01L2924/01014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556 ,  H05K3/4691 ,  H01L23/12 ,  H01L25/00 ,  H05K1/185 ,  H05K3/4626

摘要： 제1 절연층과, 제1 절연층에 대하여 적층 형상으로 위치하는 제2 절연층과, 제2 절연층에 매설되고, 또한 단자 패드를 갖는 반도체 칩과, 상기 단자 패드에 전기적으로 접속된, 그리드 형상 배열의 표면 실장용 단자를 구비한 반도체 소자와, 제2 절연층에 더 매설된 전기/전자 부품과, 제1 절연층과 제2 절연층 사이에 끼워져 형성된, 반도체 소자용의 제1 실장용 랜드와 전기/전자 부품용의 제2 실장용 랜드를 포함하는 배선 패턴과, 반도체 소자의 표면 실장용 단자와 제1 실장용 랜드를 전기적으로 접속하는 제1 접속 부재와, 전기/전자 부품의 단자와 제2 실장용 랜드를 전기적으로 접속하고, 또한 제1 부재와 동일한 재료인 제2 접속 부재를 구비하는 부품 내장 배선판이 개시된다.

公开(公告)号：KR1020130062587A

公开(公告)日：2013-06-13

申请号：KR1020110128939

申请日：2011-12-05

申请人： 한국과학기술연구원

发明人： 김진석 ,  서준교 ,  강성철 ,  이정훈

IPC分类号： G01L9/00

CPC分类号： H01L29/84 ,  A61B5/031 ,  A61B2562/0247 ,  A61B2562/046 ,  B81B3/0078 ,  B81B2201/0264 ,  B81C1/00206 ,  B82Y15/00 ,  B82Y99/00 ,  G01L1/16 ,  G01L1/165 ,  G01L7/08 ,  G01L9/0047 ,  G01L9/0098 ,  H01L29/66007 ,  Y10S977/90 ,  Y10S977/936 ,  Y10S977/956

摘要： PURPOSE: A pressure sensor with a nanostructure and a manufacturing method thereof are provided to improve a response speed and the sensitivity of a sensor due to the nanostructure adhered to the surface of the sensor. CONSTITUTION: A pressure sensor(100) with a nanostructure comprises a substrate(110), a source electrode(120), a drain electrode(130), and flexible sensor layer(140). The source and the drain electrodes are arranged separately on the substrate on a predetermined distance. The flexible sensor layer is arranged on the source and drain electrodes. The nanostructure adhered to a surface of the flexible sensor layer includes a zigzagged portions of a nano size.

摘要翻译： 目的：提供具有纳米结构的压力传感器及其制造方法，以提高由于纳米结构粘附到传感器表面而导致的传感器的响应速度和灵敏度。 构成：具有纳米结构的压力传感器（100）包括基底（110），源电极（120），漏电极（130）和柔性传感器层（140）。 源电极和漏电极以预定距离分开布置在衬底上。 柔性传感器层布置在源极和漏极上。 附着在柔性传感器层的表面上的纳米结构包括纳米尺寸的锯齿形部分。

公开(公告)号：KR1020110026801A

公开(公告)日：2011-03-16

申请号：KR1020090084597

申请日：2009-09-08

申请人： 삼성전기주식회사

发明人： 전우철 ,  이정희 ,  박영환 ,  박기열

IPC分类号： H01L29/872 ,  H01L29/45 ,  H01L29/47

CPC分类号： H01L29/66007 ,  H01L21/02521 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/66143 ,  H01L29/872

摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve the power conversion efficiency of the semiconductor device by decreasing the amount of reverse leakage currents and increasing the amount of forward currents. CONSTITUTION: A semiconductor layer(120) is formed on a base substrate(110). An ohmic electrode unit(130) includes an ohmic electrode line which is arranged on the semiconductor layer in a first direction. The ohmic electrode unit includes a first ohmic electrode(132) covered with a schottky electrode line on the semiconductor layer. A schottky electrode unit(140) includes schottky electrode lines which are arranged in the first direction. The ohmic electrode lines and the schottky electrode lines are alternatively arranged in parallel.

摘要翻译： 目的：提供一种半导体器件及其制造方法，通过减少反向泄漏电流量和增加正向电流量来提高半导体器件的功率转换效率。 构成：半导体层（120）形成在基底（110）上。 欧姆电极单元（130）包括在第一方向上布置在半导体层上的欧姆电极线。 欧姆电极单元包括在半导体层上用肖特基电极线覆盖的第一欧姆电极（132）。 肖特基电极单元（140）包括沿第一方向布置的肖特基电极线。 欧姆电极线和肖特基电极线交替排列成平行。

公开(公告)号：KR101659106B1

公开(公告)日：2016-09-22

申请号：KR1020117018589

申请日：2009-12-17

申请人： 마이크론 테크놀로지, 인크.

发明人： 리우,준 ,  샌두,거테즈

IPC分类号： G11C11/15 ,  G11C11/16 ,  H01L29/66 ,  H01L43/12 ,  H01L43/08 ,  H01L43/10

CPC分类号： G11C11/1675 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1659 ,  H01L29/66007 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： 비자성브리지를포함하는자기셀 구조및 이구조를제조하는방법이제공된다. 자기셀 구조는자유층, 고정층및 이들자유층과고정층을전기적으로연결하는비자성브리지를포함한다. 비자성브리지의형태및/또는구성은구조의자유층내의프로그래밍전류의단면적이구조의단면보다작게되도록자기셀 구조를통해프로그래밍전류를유도한다. 자유층내의프로그래밍전류의단면적의감소는프로그래밍전류가자유층내에서임계스위칭전류밀도에도달하는것과, 자유층의자화를스위칭하여자기셀을프로그램하는것을가능케한다.

公开(公告)号：KR1020140041352A

公开(公告)日：2014-04-04

申请号：KR1020130113272

申请日：2013-09-24

申请人： 센시리온 에이지

发明人： 마이어펠릭스 ,  그라프마르쿠스 ,  뷔르기루카스

IPC分类号： G01N27/403

CPC分类号： H01L29/66007 ,  G01N27/128 ,  G01N33/0031 ,  H01L29/66

摘要： According to a method of manufacturing a chemical sensor (1) including a plurality of sensor cells (11), a substrate (5) is prepared, and an anti-dispersion agent for preventing a photoactive compound (9), coated on one region of the substrate (5) from being dispersed from the region to form a sensitive film (7) of the sensor cells (11), is applied to the substrate (5). The photoactive compound (9) is provided, and the photoactive compound (9) is discharged to the region in a non-contact manner, thereby forming a sensitive film (7).

摘要翻译： 根据制造包括多个传感器单元（11）的化学传感器（1）的方法，制备基板（5），并且将用于防止光敏化合物（9）的防分散剂涂覆在 将基板（5）从该区域分散以形成传感器单元（11）的敏感膜（7），被施加到基板（5）。 提供光敏化合物（9），光敏化合物（9）以非接触方式排放到该区域，从而形成敏感膜（7）。

公开(公告)号：KR1020130055983A

公开(公告)日：2013-05-29

申请号：KR1020110121694

申请日：2011-11-21

申请人： 에스케이하이닉스 주식회사

发明人： 오승석

IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/20 ,  H01L21/823885 ,  H01L27/1052 ,  H01L27/10876 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/66007

摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent a failure like non-open in forming an OSC(One Side Contact) by performing an OSC process when the height of a pillar pattern is low. CONSTITUTION: A pillar pattern(210) is formed on a semiconductor substrate(200). A spacer(225) is formed on the sidewall of the pillar pattern. An OSC is formed by removing the spacer from the pillar pattern. A bit line pattern(240) is formed between the pillar patterns. A silicon pattern(250) is formed by growing the pillar pattern. A storage node contact(280) is formed on the upper side of the silicon pattern.

摘要翻译： 目的：提供一种半导体器件及其制造方法，以在柱状图案的高度低时通过执行OSC处理来防止在形成OSC（单面接触）时非打开的故障。 构成：在半导体衬底（200）上形成柱状图案（210）。 衬垫（225）形成在柱状图案的侧壁上。 通过从柱状图案移除间隔物形成OSC。 在柱状图案之间形成位线图案（240）。 通过生长柱状图案形成硅图案（250）。 存储节点接触件（280）形成在硅图案的上侧。

公开(公告)号：KR1020100084684A

公开(公告)日：2010-07-27

申请号：KR1020107011968

申请日：2008-10-29

申请人： 다이니폰 인사츠 가부시키가이샤

发明人： 사사오까겐지

IPC分类号： H05K3/46 ,  H01L23/12 ,  H01L25/00

CPC分类号： H01L23/49861 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L29/66007 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81385 ,  H01L2224/81447 ,  H01L2224/83192 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/12042 ,  H01L2924/19041 ,  H05K1/186 ,  H05K1/187 ,  H05K3/3436 ,  H05K3/3442 ,  H05K3/4602 ,  H05K3/4614 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/061 ,  H05K2203/063 ,  Y02P70/611 ,  H01L2924/01014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556 ,  H05K3/46

摘要： This aims to provide a part built-in wiring board comprising a first insulating layer, a second insulating layer positioned in a laminated shape over the first insulating layer, a semiconductor chip buried in the second insulating layer and having a terminal pad, a semiconductor element connected electrically with the terminal pad and having surface-mounting terminals arrayed in a grid shape, electric/electronic parts further buried in the second insulating layer, a wiring pattern sandwiched between the first insulating layer and the second insulating layer and including a first mounting land for the semiconductor element and a second mounting land for the electric/electronic parts, a first connecting member for connecting the surface mounting terminals of the semiconductor element and the first mounting land electrically, and a second connecting member made of the same material as that of the first member for connecting the terminals of the electric/electronic parts and the second mounting land electrically.

摘要翻译： 本发明的目的在于提供一种部分内置布线板，其包括第一绝缘层，位于第一绝缘层上的叠层形状的第二绝缘层，埋在第二绝缘层中的半导体芯片，并具有端子焊盘，半导体元件 与端子焊盘电连接并且具有排列成格栅形状的表面安装端子，进一步埋入第二绝缘层中的电气/电子部件，夹在第一绝缘层和第二绝缘层之间的布线图案，并且包括第一安装焊盘 对于半导体元件和用于电气/电子部件的第二安装台面，用于将半导体元件的表面安装端子和第一安装接合区电连接的第一连接构件和由与第一连接构件相同的材料制成的第二连接构件 用于连接电气/电子部件的端子的第一个部件和第二个部件 电镀土地。

公开(公告)号：KR1020170089691A

公开(公告)日：2017-08-04

申请号：KR1020160010255

申请日：2016-01-27

申请人： 주식회사 디비하이텍

发明人： 이주현 ,  이한춘

IPC分类号： G01N27/04 ,  G01N27/12 ,  G01N27/22 ,  H01L29/84

CPC分类号： G01N27/125 ,  G01N27/123 ,  G01N27/128 ,  H01L29/66007

摘要： 가스를감지하는반도체가스센서가개시된다. 반도체가스센서는캐비티를갖는기판, 기판상에구비된제1 절연막, 제1 절연막상에구비된제2 절연막, 제2 절연막상에구비된히터전극, 히터전극상측에구비된센싱전극, 및센싱전극을커버하는감지막을구비할수 있다. 제1 절연막은캐비티와캐비티의주변부에대응하는부분에형성된노출홀을구비한다. 제2 절연막은노출홀을덮도록형성되며, 히터전극은캐비티와대응하는부분에구비되어열을발생시킨다. 이와같이, 반도체가스센서는제2 절연막의아래에노출홀을구비함으로써, 멤브레인이캐비티측으로휘어지는정도를완화시킬수 있다. 이에따라, 센싱영역의온도를일정하게유지할수 있고, 센싱영역의온도분포를균일하게유지할수 있다.

摘要翻译： 公开了用于感测气体的半导体气体传感器。 半导体气体传感器包括：第一绝缘膜，所述第一绝缘层和第二绝缘膜，第二绝缘膜中设置的加热元件，设置在上加热元件的感测电极，和感测包括设置在基板上，具有腔基板 可以提供覆盖电极的传感膜。 第一绝缘膜具有形成在与腔的周边部分和腔相对应的部分中的暴露孔。 第二绝缘膜形成为覆盖露出孔，并且加热器电极设置在与空腔对应的部分处以产生热量。 以这种方式，由于半导体气体传感器在第二绝缘膜下具有暴露孔，因此可以减小膜向腔侧的弯曲程度。 因此，感测区域的温度可以保持恒定，并且感测区域的温度分布可以保持均匀。

公开(公告)号：KR1020150063513A

公开(公告)日：2015-06-09

申请号：KR1020157011188

申请日：2013-06-17

申请人： 인텔 코포레이션

发明人： 도일,브라이언에스. ,  켄크케,데이비드엘. ,  쿠오,찰스씨. ,  샤,우데이 ,  오구즈,칸 ,  도크지,마크엘. ,  수리,사티아르트 ,  웹,클레어

IPC分类号： H01L43/08 ,  H01L29/82 ,  H01L27/22 ,  H01L43/12

CPC分类号： H01L43/02 ,  G11C11/161 ,  G11C11/1659 ,  H01L27/222 ,  H01L27/228 ,  H01L29/66007 ,  H01L29/82 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： 오프셋셀들을갖는수직스핀전달토크메모리(STTM: Spin Transfer Torque Memory) 디바이스들및 오프셋셀들을갖는수직 STTM을제조하는방법들. 예를들어, STTM 어레이는, 기판위에배치되며, 제1 STTM 디바이스만을갖는, 제1 로드라인을포함한다. STTM 어레이는, 또한, 기판위에배치되고, 제1 로드라인에인접하며, 제2 STTM 디바이스만을갖는제2 로드라인을포함하고, 제2 STTM 디바이스는제1 STTM 디바이스와비-공동-평면형(non-co-planar)이다.