利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

159 records (took 0.031 seconds)

    유기전자소자용 보호막 및 그 증착 방법
    2.
    发明公开
    유기전자소자용 보호막 및 그 증착 방법 审中-实审
    有机电子器件的钝化膜及其沉积方法

    公开(公告)号：KR1020160103589A

    公开(公告)日：2016-09-02

    申请号：KR1020150025851

    申请日：2015-02-24

    Applicant: 에이피시스템 주식회사

    Inventor： 이재승 ,  서문선 ,  구찬회 ,  정태훈

    IPC: H01L51/52 ,  H01L21/02 ,  H01L51/10 ,  H01L51/44 ,  H01L51/56

    CPC classification number: Y02E10/549 ,  H01L51/5237 ,  H01L21/02126 ,  H01L21/02274 ,  H01L51/107 ,  H01L51/448 ,  H01L51/56 ,  H01L2251/56

    Abstract: 본발명은유기전자소자용보호막및 그증착방법에관한것으로서, 보다상세하게는수분또는산소등을효과적으로차단할수 있는유기전자소자용보호막및 그증착방법에관한것이다. 본발명의일실시예에따른유기전자소자용보호막은유기전자소자상에형성되는보호막으로서, SiOC(x1 > 0, y1 > 0)의조성층을갖는베리어막; 및 SiOC(x2 > 0, y2 > 0)의조성층을갖는버퍼막을포함하고, 상기베리어막과상기버퍼막이교번적층될수 있다.

    Abstract translation: 本发明涉及一种用于有机电子器件的钝化膜及其沉积方法，更具体地说，涉及能够有效阻断水分或氧气的有机电子器件用钝化膜及其沉积方法 。 形成在有机电子器件上的钝化膜包括具有SiO_x1C_y1（x1> 0，y1> 0）的组成层的阻挡膜; 以及具有SiO_x2C_y2（x2> 0，y2> 0）的组成层的缓冲膜，其中阻挡膜和缓冲膜可以交替堆叠。

    유기 박막 트랜지스터 및 그 제조 방법
    5.
    发明授权
    유기 박막 트랜지스터 및 그 제조 방법 有权
    有机薄膜晶体管及其制造方法

    公开(公告)号：KR101454200B1

    公开(公告)日：2014-10-28

    申请号：KR1020080023970

    申请日：2008-03-14

    Applicant: 삼성디스플레이 주식회사

    Inventor： 장선필 ,  신중한 ,  윤민호 ,  신성식 ,  노정훈

    IPC: H01L29/786

    CPC classification number: H01L51/0545 ,  H01L51/107

    Abstract: 본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
    본 발명에 따른 유기 박막 트랜지스터는 게이트 전극, 게이트 전극 상에 형성되는 절연막, 절연막 상에 형성되는 유기 반도체층, 유기 반도체층 상에 형성되며, 유기 반도체층을 노출시키는 전극 패턴부를 포함하는 보호막 및 전극 패턴부에 형성되며, 유기 반도체층에 접속되는 소스 및 드레인 전극을 포함한다.

    인캡슐레이션 방법 및 관련 장치
    6.
    发明公开
    인캡슐레이션 방법 및 관련 장치 审中-实审
    封装过程和相关设备

    公开(公告)号：KR1020140116024A

    公开(公告)日：2014-10-01

    申请号：KR1020140033068

    申请日：2014-03-21

    Applicant: 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈

    Inventor： 맹드롱토니 ,  트록니콜라스

    IPC: H01L51/52

    CPC classification number: H01L21/56 ,  H01L27/3276 ,  H01L27/3288 ,  H01L29/66742 ,  H01L29/786 ,  H01L31/0203 ,  H01L31/18 ,  H01L51/0001 ,  H01L51/107 ,  H01L51/448 ,  H01L51/5203 ,  H01L51/5237 ,  H01L51/5253 ,  H01L51/56 ,  Y02E10/549 ,  Y02P70/521

    Abstract: The present invention relates to a method for encapsulating an electrical part (2). The electrical part (2) is connected to an electrical contact point track composed of a metal layer (101). The method of the present invention includes the steps of: directly depositing a titanium nitride layer (102) on at least a portion of the electrical contact point track (101); and depositing an aluminum oxide layer (4) by atomic layer deposition so as to make an encapsulation layer (4) directly cover the titanium nitride layer (102). According to the method of the present invention, an electrical contact point is provided through the encapsulation layer (4). In addition, the present invention relates to an electrical device obtained by using the method of the present invention.

    Abstract translation: 本发明涉及一种封装电气部件（2）的方法。 电气部分（2）连接到由金属层（101）组成的电接触点轨道。 本发明的方法包括以下步骤：在电触点轨道（101）的至少一部分上直接沉积氮化钛层（102）。 以及通过原子层沉积沉积氧化铝层（4），以使封装层（4）直接覆盖氮化钛层（102）。 根据本发明的方法，通过封装层（4）提供电接触点。 此外，本发明涉及使用本发明的方法获得的电子装置。

    유기 ＴＦＴ 어레이 기판 및 그 제조 방법
    7.
    发明公开
    유기 ＴＦＴ 어레이 기판 및 그 제조 방법 有权
    有机TFT阵列基板及其制造方法

    公开(公告)号：KR1020120131120A

    公开(公告)日：2012-12-04

    申请号：KR1020120055575

    申请日：2012-05-24

    Applicant: 보에 테크놀로지 그룹 컴퍼니 리미티드

    Inventor： 장쉬에후이

    IPC: H01L51/05 ,  H01L51/40

    CPC classification number: H01L51/0541 ,  H01L27/283 ,  H01L51/0018 ,  H01L51/102 ,  H01L51/107

    Abstract: PURPOSE: An organic TFT array substrate and a manufacturing method thereof are provided to simplify a manufacturing process of the organic thin film transistor array substrate by forming a pixel electrode, a source electrode, a drain electrode, and a data line in the same patterning process. CONSTITUTION: A first patterning process is performed to form a first pixel electrode, a source electrode, a drain electrode, and a data line. A second patterning process is performed to form an organic semiconductor island and a gate insulation island. A third patterning process is performed to form a data pad region. A fourth patterning process is performed to form a second pixel electrode, a gate electrode, and a gate line. [Reference numerals] (AA) Successively depositing a transparent conductive layer and a source-drain metal layer and performing a first patterning process to form a first pixel electrode, a source electrode, a drain electrode, and a data line; (BB) Performing a second patterning process to form an organic semiconductor island and a gate insulation island; (CC) Depositing a passivation layer and performing a third patterning process to form a data pad region; (DD) Successively depositing a second transparent conductive layer and a gate metal layer and performing a fourth patterning process to form a second pixel electrode, a gate electrode, and a gate line

    Abstract translation: 目的：提供一种有机TFT阵列基板及其制造方法，以通过在相同的图案化工艺中形成像素电极，源电极，漏电极和数据线来简化有机薄膜晶体管阵列基板的制造工艺 。 构成：执行第一图案化处理以形成第一像素电极，源电极，漏电极和数据线。 执行第二图案化处理以形成有机半导体岛和栅绝缘岛。 执行第三图案化处理以形成数据区域。 执行第四图案化处理以形成第二像素电极，栅极电极和栅极线。 （附图标记）（AA）连续地沉积透明导电层和源极 - 漏极金属层，并执行第一图案化工艺以形成第一像素电极，源电极，漏电极和数据线; （BB）执行第二图案化工艺以形成有机半导体岛和栅绝缘岛; （CC）沉积钝化层并执行第三图案化工艺以形成数据焊盘区域; （DD）连续沉积第二透明导电层和栅极金属层，并执行第四图案化工艺以形成第二像素电极，栅电极和栅极线

    유기 ＥＬ 표시장치 및 그 제조방법
    8.
    发明公开
    유기 ＥＬ 표시장치 및 그 제조방법 无效
    有机EL显示装置及其制造方法

    公开(公告)号：KR1020120022920A

    公开(公告)日：2012-03-12

    申请号：KR1020117026865

    申请日：2010-03-26

    Applicant: 샤프 가부시키가이샤

    Inventor： 히라세다께시 ,  고바야시유끼

    IPC: H01L51/50 ,  H05B33/04 ,  H05B33/10

    CPC classification number: H01L51/5246 ,  H01L51/5253 ,  H01L2251/558 ,  H05B33/04 ,  H01L51/107

    Abstract: 유기 EL 표시장치(1)는, 소자기판(30)과, 소자기판(30)에 대향하여 배치된 봉지기판(20)과, 소자기판(30) 상에 배치됨과 동시에, 소자기판(30)과 봉지기판(20) 사이에 배치된 유기 EL 소자(4)와, 소자기판(30)과 봉지기판(20) 사이에 배치되고, 유기 EL 소자(4)를 봉지하도록 소자기판(30)과 봉기기판(20)을 맞붙이는 밀봉재(5)와, 봉지기판(20) 상에 형성됨과 동시에, 소자기판(30)과 봉지기판(20) 사이에 배치되고, 유기 EL 소자(4)의 표면을 피복하는 봉지수지(14)를 구비한다. 그리고, 유기 EL 표시장치(1)의 면방향(X)에 있어서, 밀봉재(5)와 봉지수지(14)가 이격되어 배치된다.

    반도체 장치 및 표시 장치
    10.
    发明公开
    반도체 장치 및 표시 장치 无效
    半导体器件和显示器

    公开(公告)号：KR1020110007096A

    公开(公告)日：2011-01-21

    申请号：KR1020107019743

    申请日：2009-01-08

    Applicant: 소니 주식회사

    Inventor： 요네야노부히데

    IPC: H01L51/05 ,  H01L29/786

    CPC classification number: H01L51/10 ,  H01L51/0545 ,  H01L51/107 ,  H01L51/0541

    Abstract: 유기 반도체층을 보호막으로 충분히 보호하면서도, 보호막 계면에서의 벗겨짐을 방지하는 것이 가능하고, 이에 의해 특성이 양호하고, 또한 기계적 신뢰성의 향상에 의한 수율의 향상이 도모된 반도체 장치를 제공한다. 기판(3)상에 패턴 형성된 유기 반도체층(13)과, 유기 반도체층(13)의 측벽을 포함하는 노출면을 덮는 상태로 기판(3)상에 패턴 형성된 보호막(15)을 구비한 반도체 장치(1a)이다. 기판(3)상에는, 개구(11a)를 구비한 절연성의 격벽(11)이 마련되고, 유기 반도체층(13)은, 격벽(11)에 의해 분리된 상태로 격벽(11)의 개구(11a) 하부에 패턴 형성되어 있다. 또한 보호막(15)은, 격벽(11)의 개구(11a) 내부를 매입한 상태로 마련된다.

Patent Agency Ranking