利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.017 秒)

    具有極性控制的多重位元格非揮發記憶體裝置與系統，以及對其進行程式化之方法
    2.
    发明专利
    具有極性控制的多重位元格非揮發記憶體裝置與系統，以及對其進行程式化之方法 审中-公开
    具有极性控制的多重比特格非挥发内存设备与系统，以及对其进行进程化之方法

    公开(公告)号：TW201346914A

    公开(公告)日：2013-11-16

    申请号：TW102119228

    申请日：2009-06-29

    申请人： 莫斯艾得科技有限公司 ,  MOSAID TECHNOLOGIES INCORPORATED

    发明人： 金金吉 ,  KIM, JIN-KI ,  派翠 威廉 ,  PETRIE, WILLIAM

    IPC分类号： G11C16/10

    CPC分类号： G11C16/10 ,  G11C7/1006 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00 ,  G11C2211/5646 ,  G11C2211/5647

    摘要： 一種多重位元格(Multiple-bit per Cell、MBC)非揮發記憶體裝置、方法、及系統，其中用於寫入資料至記憶體陣列/自記憶體陣列讀取資料的控制器藉由以下方式控制資料極性：選擇性反轉資料字以最大化將在(M-1)虛擬頁內程式化的位元數，及選擇性反轉資料字以最小化將在第M虛擬頁中程式化的位元數，其中M是每記憶體格中的位元數。在反轉資料字時設定對應的極性控制旗標。在從M個虛擬頁讀取時，根據對應的極性旗標選擇性反轉資料。減少最高臨限電壓程式化狀態的數目。這使得程式化記憶體格臨限電壓分布更緊密、減少功率消耗、減少程式化時間、及提高元件可靠性。

    简体摘要： 一种多重比特格(Multiple-bit per Cell、MBC)非挥发内存设备、方法、及系统，其中用于写入数据至内存数组/自内存数组读取数据的控制器借由以下方式控制数据极性：选择性反转数据字以最大化将在(M-1)虚拟页内进程化的比特数，及选择性反转数据字以最小化将在第M虚拟页中进程化的比特数，其中M是每内存格中的比特数。在反转数据字时设置对应的极性控制旗标。在从M个虚拟页读取时，根据对应的极性旗标选择性反转数据。减少最高临限电压进程化状态的数目。这使得进程化内存格临限电压分布更紧密、减少功率消耗、减少进程化时间、及提高组件可靠性。

    具有熱釘架之多晶片封裝與組裝方法 MULTI-CHIP PACKAGE WITH THERMAL FRAME AND METHOD OF ASSEMBLING
    7.
    发明专利
    具有熱釘架之多晶片封裝與組裝方法 MULTI-CHIP PACKAGE WITH THERMAL FRAME AND METHOD OF ASSEMBLING 审中-公开
    具有热钉架之多芯片封装与组装方法 MULTI-CHIP PACKAGE WITH THERMAL FRAME AND METHOD OF ASSEMBLING

    公开(公告)号：TW201205738A

    公开(公告)日：2012-02-01

    申请号：TW100113667

    申请日：2011-04-20

    申请人： 莫斯艾得科技有限公司

    发明人： 舒茲 羅蘭

    IPC分类号： H01L

    CPC分类号： H01L23/367 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

    摘要： 本發明揭示一種半導體裝置,其包括一基板具有複數個基板接合墊布置在其一接合表面上。複數個半導體晶粒係堆疊在該基板之該接合表面上以形成一晶粒堆疊。每個晶粒具有複數個晶粒接合墊沿著其至少一個接合邊緣配置。每個晶粒的其餘邊緣為非接合邊緣。複數個接合引線各自將該等晶粒接合墊之一者電連接至該等基板接合墊之一者。至少一個導熱層布置在兩個相鄰的半導體晶粒之間。至少一個導熱側向部分與至少一層導熱材料熱接觸。每個導熱側向部分沿著該晶粒堆疊之一非接合邊緣配置。

    简体摘要： 本发明揭示一种半导体设备,其包括一基板具有复数个基板接合垫布置在其一接合表面上。复数个半导体晶粒系堆栈在该基板之该接合表面上以形成一晶粒堆栈。每个晶粒具有复数个晶粒接合垫沿着其至少一个接合边缘配置。每个晶粒的其余边缘为非接合边缘。复数个接合引线各自将该等晶粒接合垫之一者电连接至该等基板接合垫之一者。至少一个导热层布置在两个相邻的半导体晶粒之间。至少一个导热侧向部分与至少一层导热材料热接触。每个导热侧向部分沿着该晶粒堆栈之一非接合边缘配置。

    在堆疊多晶片封裝中穿矽介層之重組態 RECONFIGURING THROUGH SILICON VIAS IN STACKED MULTI-DIE PACKAGES
    10.
    发明专利
    在堆疊多晶片封裝中穿矽介層之重組態 RECONFIGURING THROUGH SILICON VIAS IN STACKED MULTI-DIE PACKAGES 失效
    在堆栈多芯片封装中穿硅介层之重组态 RECONFIGURING THROUGH SILICON VIAS IN STACKED MULTI-DIE PACKAGES

    公开(公告)号：TW201126682A

    公开(公告)日：2011-08-01

    申请号：TW099128670

    申请日：2010-08-26

    申请人： 莫斯艾得科技有限公司

    发明人： 舒茲 羅蘭

    IPC分类号： H01L

    CPC分类号： H01L25/0657 ,  G11C29/808 ,  H01L23/481 ,  H01L25/18 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 控制在堆疊多晶粒積體電路封裝中之穿矽介層(TSV),而在封裝於正常任務模式之現場操作時,顯露不同的連接組態。可重新組態穿矽介層連接,而以不同於例如晶粒工廠預設連接之方式,來連接受影響的晶粒。可改變穿矽介層與晶粒原生電路之輸入及/或輸出的連接。晶粒可與互連堆疊中多個晶粒之介面中斷連接,或可將原本與此類介面不連接之晶粒連接到此介面。

    简体摘要： 控制在堆栈多晶粒集成电路封装中之穿硅介层(TSV),而在封装于正常任务模式之现场操作时,显露不同的连接组态。可重新组态穿硅介层连接,而以不同于例如晶粒工厂默认连接之方式,来连接受影响的晶粒。可改变穿硅介层与晶粒原生电路之输入及/或输出的连接。晶粒可与互连堆栈中多个晶粒之界面中断连接,或可将原本与此类界面不连接之晶粒连接到此界面。