矽穿孔的形成方法 METHOD OF FORMING A THROUGH-SILICON
    2.
    发明专利
    矽穿孔的形成方法 METHOD OF FORMING A THROUGH-SILICON 审中-公开
    硅穿孔的形成方法 METHOD OF FORMING A THROUGH-SILICON

    公开(公告)号:TW201133710A

    公开(公告)日:2011-10-01

    申请号:TW099128610

    申请日:2010-08-26

    Inventor: 陳明發 林宜靜

    IPC: H01L

    CPC classification number: H01L21/76898 H01L21/76838

    Abstract: 本發明提供一種矽穿孔(TSV)的形成方法。在一實施例中,該方法包括在接觸開口與TSV開口中形成導電層,之後以一道化學機械研磨製程去除接觸開口與TSV開口以外的導電材料,以分別形成接觸插塞與TSV結構。

    Abstract in simplified Chinese: 本发明提供一种硅穿孔(TSV)的形成方法。在一实施例中,该方法包括在接触开口与TSV开口中形成导电层,之后以一道化学机械研磨制程去除接触开口与TSV开口以外的导电材料,以分别形成接触插塞与TSV结构。

    積體電路結構及其製造方法
    4.
    发明专利
    積體電路結構及其製造方法 审中-公开
    集成电路结构及其制造方法

    公开(公告)号:TW201310578A

    公开(公告)日:2013-03-01

    申请号:TW101103229

    申请日:2012-02-01

    Abstract: 本發明揭示一種積體電路結構,其包括位於一半導體基底的一前側表面的一p型金屬氧化物半導體(PMOS)裝置及一n型金屬氧化物半導體(NMOS)裝置。一第一介電層位於半導體基底的一背側上,且施加一第一應力型的第一應力至半導體基底。第一介電層位於半導體基底上,且與PMOS裝置及NMOS裝置的其中一第一者重疊而未與其中一第二者重疊。一第二介電層位於半導體基底的背側上,且施加一第二應力至半導體基底,其中第二應力為相反於第一應力型的一第二應力型。第二介電層與PMOS裝置及NMOS裝置的其中第二者重疊。本發明亦揭示一種積體電路結構之製造方法。

    Abstract in simplified Chinese: 本发明揭示一种集成电路结构,其包括位于一半导体基底的一前侧表面的一p型金属氧化物半导体(PMOS)设备及一n型金属氧化物半导体(NMOS)设备。一第一介电层位于半导体基底的一背侧上,且施加一第一应力型的第一应力至半导体基底。第一介电层位于半导体基底上,且与PMOS设备及NMOS设备的其中一第一者重叠而未与其中一第二者重叠。一第二介电层位于半导体基底的背侧上,且施加一第二应力至半导体基底,其中第二应力为相反于第一应力型的一第二应力型。第二介电层与PMOS设备及NMOS设备的其中第二者重叠。本发明亦揭示一种集成电路结构之制造方法。

Patent Agency Ranking