包含正反器電路之積體電路及正反器電路之半導體標準單元
    1.
    发明专利
    包含正反器電路之積體電路及正反器電路之半導體標準單元 审中-公开
    包含正反器电路之集成电路及正反器电路之半导体标准单元

    公开(公告)号:TW201838143A

    公开(公告)日:2018-10-16

    申请号:TW106144906

    申请日:2017-12-20

    Abstract: 正反器電路之半導體標準單元包含大體上沿第一方向相互平行延伸的半導體鰭、設置於第一階層上大體上沿第一方向互相平行延伸的導電導線,以及大體上沿第二方向平行延伸且大體上垂直於第一方向與形成於不同於第一階層之第二階層上的閘極電極層。正反器電路包含由半導體鰭與閘極電極層組成的電晶體,正反器電路接收資料輸入訊號、儲存資料輸入訊號與輸出指示儲存的資料以響應時脈訊號的資料輸出訊號,時脈訊號為半導體標準單元接收的唯一時脈訊號,以及資料輸入訊號、時脈訊號與資料輸出訊號被傳輸於電晶體中至少通過導電電線。

    Abstract in simplified Chinese: 正反器电路之半导体标准单元包含大体上沿第一方向相互平行延伸的半导体鳍、设置于第一阶层上大体上沿第一方向互相平行延伸的导电导线,以及大体上沿第二方向平行延伸且大体上垂直于第一方向与形成于不同于第一阶层之第二阶层上的闸极电极层。正反器电路包含由半导体鳍与闸极电极层组成的晶体管,正反器电路接收数据输入信号、存储数据输入信号与输出指示存储的数据以响应时脉信号的数据输出信号,时脉信号为半导体标准单元接收的唯一时脉信号,以及数据输入信号、时脉信号与数据输出信号被传输于晶体管中至少通过导电电线。

    擴展標準單元集合的方法與系統以及電腦可讀媒體
    2.
    发明专利
    擴展標準單元集合的方法與系統以及電腦可讀媒體 审中-公开
    扩展标准单元集合的方法与系统以及电脑可读媒体

    公开(公告)号:TW201911090A

    公开(公告)日:2019-03-16

    申请号:TW107117100

    申请日:2018-05-18

    Abstract: 一種(擴展包括函數庫的標準單元集合的,函數庫儲存於非暫時性電腦可讀媒體上)方法包含:在基本標準單元的循環的特定群組之中選擇一者,從而產生選定群組,使得選定群組中的基本標準單元具有連接,以便表示對應的邏輯電路,每一基本標準單元表示邏輯閘,且選定群組對應提供相應地可表示為選定布林表式的選定邏輯函數;對應於選定群組產生一或多個巨集標準單元;以及將一或多個巨集標準單元添加至標準單元集合,且藉此擴展標準單元集合;且其中方法的至少一個方面由電腦的處理器執行。

    Abstract in simplified Chinese: 一种(扩展包括函数库的标准单元集合的,函数库存储于非暂时性电脑可读媒体上)方法包含:在基本标准单元的循环的特定群组之中选择一者,从而产生选定群组,使得选定群组中的基本标准单元具有连接,以便表示对应的逻辑电路,每一基本标准单元表示逻辑门,且选定群组对应提供相应地可表示为选定布尔表式的选定逻辑函数;对应于选定群组产生一或多个宏标准单元;以及将一或多个宏标准单元添加至标准单元集合,且借此扩展标准单元集合;且其中方法的至少一个方面由电脑的处理器运行。

    壓縮器電路與壓縮器電路佈局
    3.
    发明专利
    壓縮器電路與壓縮器電路佈局 审中-公开
    压缩器电路与压缩器电路布局

    公开(公告)号:TW201622354A

    公开(公告)日:2016-06-16

    申请号:TW104138761

    申请日:2015-11-23

    CPC classification number: H03K19/21

    Abstract: 一種壓縮器電路包含:複數個輸入、總和輸出(Sum output)和複數個互斥或(XOR)電路。每一個互斥或電路包含第一輸入、第二輸入、第三輸入和第一輸出。互斥或電路係配置以在第一輸出上產生邏輯值A ⊕ B ⊕ C,A、B和C為在對應之第一輸入、第二輸入和第三輸入上之邏輯值,“⊕”係「互斥或」邏輯運算。此些互斥或電路包含第一互斥或電路和第二互斥或電路,第一互斥或電路之第一輸入、第二輸入和第三輸入係耦接至壓縮器電路之輸入中的對應輸入,第一互斥或電路之第一輸出係耦接至第二互斥或電路之第一輸入,第二互斥或電路之第一輸出係耦接至總和輸出。

    Abstract in simplified Chinese: 一种压缩器电路包含:复数个输入、总和输出(Sum output)和复数个互斥或(XOR)电路。每一个互斥或电路包含第一输入、第二输入、第三输入和第一输出。互斥或电路系配置以在第一输出上产生逻辑值A ⊕ B ⊕ C,A、B和C为在对应之第一输入、第二输入和第三输入上之逻辑值,“⊕”系“互斥或”逻辑运算。此些互斥或电路包含第一互斥或电路和第二互斥或电路,第一互斥或电路之第一输入、第二输入和第三输入系耦接至压缩器电路之输入中的对应输入,第一互斥或电路之第一输出系耦接至第二互斥或电路之第一输入,第二互斥或电路之第一输出系耦接至总和输出。

    正反器及積體電路
    8.
    发明专利
    正反器及積體電路 审中-公开
    正反器及集成电路

    公开(公告)号:TW201740682A

    公开(公告)日:2017-11-16

    申请号:TW105126195

    申请日:2016-08-17

    CPC classification number: H03K3/35625 G01R31/318541 H01L27/092

    Abstract: 在一些實施例中,正反器佈局在半導體基板之正反器區域之中。正反器包括主開關電路、掃描多工輸入電路和從開關電路。主開關電路由以主開關週界為界限之第一複數裝置所組成。掃描多工輸入電路可操作地耦接至主開關電路之輸入端。掃描多工輸入電路由以掃描多工週界為界限之第二複數裝置所組成。掃描多工週界並未與主開關週界重疊。從開關電路可操作地耦接至主開關電路之輸出端,並由以從開關週界為界限之第三複數裝置所組成。從開關週界皆未與主開關週界和掃描多工週界重疊。

    Abstract in simplified Chinese: 在一些实施例中,正反器布局在半导体基板之正反器区域之中。正反器包括主开关电路、扫描多任务输入电路和从开关电路。主开关电路由以主开关周界为界限之第一复数设备所组成。扫描多任务输入电路可操作地耦接至主开关电路之输入端。扫描多任务输入电路由以扫描多任务周界为界限之第二复数设备所组成。扫描多任务周界并未与主开关周界重叠。从开关电路可操作地耦接至主开关电路之输出端,并由以从开关周界为界限之第三复数设备所组成。从开关周界皆未与主开关周界和扫描多任务周界重叠。

    能容忍偏移的正反器
    10.
    发明专利

    公开(公告)号:TW201724743A

    公开(公告)日:2017-07-01

    申请号:TW105136796

    申请日:2016-11-11

    CPC classification number: H03K3/35625 H03K5/133 H03K2005/00019

    Abstract: 一種正反器包括用以接收資料信號及掃描輸入信號的主閂鎖器。所述主閂鎖器基於掃描致能信號向從閂鎖器提供資料信號或掃描輸入信號中的一者。所述正反器包括用以基於輸入時脈信號及所述掃描致能信號中的一者或兩者而產生時脈信號的電路系統。第一時脈信號被提供至主閂鎖器且第二時脈信號被提供至從閂鎖器。當所述掃描致能信號具有第一邏輯電位時,所述第一時脈信號不包括與所述第二時脈信號的邊緣轉變同時發生的邊緣轉變。當所述掃描致能信號具有第二邏輯電位時,所述第一時脈信號包括與所述第二時脈信號的邊緣轉變同時發生的邊緣轉變。

    Abstract in simplified Chinese: 一种正反器包括用以接收数据信号及扫描输入信号的主闩锁器。所述主闩锁器基于扫描致能信号向从闩锁器提供数据信号或扫描输入信号中的一者。所述正反器包括用以基于输入时脉信号及所述扫描致能信号中的一者或两者而产生时脉信号的电路系统。第一时脉信号被提供至主闩锁器且第二时脉信号被提供至从闩锁器。当所述扫描致能信号具有第一逻辑电位时,所述第一时脉信号不包括与所述第二时脉信号的边缘转变同时发生的边缘转变。当所述扫描致能信号具有第二逻辑电位时,所述第一时脉信号包括与所述第二时脉信号的边缘转变同时发生的边缘转变。

Patent Agency Ranking