-
公开(公告)号：TW201838143A
公开(公告)日：2018-10-16
申请号：TW106144906
申请日：2017-12-20
Inventor： 郭大鵬 , GUO, TA PEN , 劉祈麟 , LIU, CHI LIN , 謝尚志 , HSIEH, SHANG CHIH , 高章瑞 , KAO, JERRY CHANG-JUI , 田麗鈞 , TIEN, LI CHUN , 魯立忠 , LU, LEE CHUNG
IPC: H01L27/02
Abstract: 正反器電路之半導體標準單元包含大體上沿第一方向相互平行延伸的半導體鰭、設置於第一階層上大體上沿第一方向互相平行延伸的導電導線，以及大體上沿第二方向平行延伸且大體上垂直於第一方向與形成於不同於第一階層之第二階層上的閘極電極層。正反器電路包含由半導體鰭與閘極電極層組成的電晶體，正反器電路接收資料輸入訊號、儲存資料輸入訊號與輸出指示儲存的資料以響應時脈訊號的資料輸出訊號，時脈訊號為半導體標準單元接收的唯一時脈訊號，以及資料輸入訊號、時脈訊號與資料輸出訊號被傳輸於電晶體中至少通過導電電線。
Abstract in simplified Chinese: 正反器电路之半导体标准单元包含大体上沿第一方向相互平行延伸的半导体鳍、设置于第一阶层上大体上沿第一方向互相平行延伸的导电导线，以及大体上沿第二方向平行延伸且大体上垂直于第一方向与形成于不同于第一阶层之第二阶层上的闸极电极层。正反器电路包含由半导体鳍与闸极电极层组成的晶体管，正反器电路接收数据输入信号、存储数据输入信号与输出指示存储的数据以响应时脉信号的数据输出信号，时脉信号为半导体标准单元接收的唯一时脉信号，以及数据输入信号、时脉信号与数据输出信号被传输于晶体管中至少通过导电电线。
-
公开(公告)号：TW201911090A
公开(公告)日：2019-03-16
申请号：TW107117100
申请日：2018-05-18
Inventor： 劉祈麟 , LIU, CHI-LIN , 陳勝雄 , CHEN, SHENG-HSIUNG , 高章瑞 , KAO, JERRY CHANG-JUI , 張豐願 , CHANG, FONG-YUAN , 魯立忠 , LU, LEE-CHUNG , 謝尚志 , HSIEH, SHANG-CHIH , 馬偉翔 , MA, WEI-HSIANG
Abstract: 一種（擴展包括函數庫的標準單元集合的，函數庫儲存於非暫時性電腦可讀媒體上）方法包含：在基本標準單元的循環的特定群組之中選擇一者，從而產生選定群組，使得選定群組中的基本標準單元具有連接，以便表示對應的邏輯電路，每一基本標準單元表示邏輯閘，且選定群組對應提供相應地可表示為選定布林表式的選定邏輯函數；對應於選定群組產生一或多個巨集標準單元；以及將一或多個巨集標準單元添加至標準單元集合，且藉此擴展標準單元集合；且其中方法的至少一個方面由電腦的處理器執行。
Abstract in simplified Chinese: 一种（扩展包括函数库的标准单元集合的，函数库存储于非暂时性电脑可读媒体上）方法包含：在基本标准单元的循环的特定群组之中选择一者，从而产生选定群组，使得选定群组中的基本标准单元具有连接，以便表示对应的逻辑电路，每一基本标准单元表示逻辑门，且选定群组对应提供相应地可表示为选定布尔表式的选定逻辑函数；对应于选定群组产生一或多个宏标准单元；以及将一或多个宏标准单元添加至标准单元集合，且借此扩展标准单元集合；且其中方法的至少一个方面由电脑的处理器运行。
-
公开(公告)号：TW201622354A
公开(公告)日：2016-06-16
申请号：TW104138761
申请日：2015-11-23
Inventor： 劉祈麟 , LIU, CHI LIN , 魯立忠 , LU, LEE CHUNG , 汪孟學 , WANG, MENG HSUEH , 謝尙志 , HSIEH, SHANG CHIH , 黃哲銘 , HUANG, HENRY , 林基永 , LIN, JI YUNG
IPC: H03K19/20 , H01L27/118
CPC classification number: H03K19/21
Abstract: 一種壓縮器電路包含：複數個輸入、總和輸出(Sum output)和複數個互斥或(XOR)電路。每一個互斥或電路包含第一輸入、第二輸入、第三輸入和第一輸出。互斥或電路係配置以在第一輸出上產生邏輯值A ⊕ B ⊕ C，A、B和C為在對應之第一輸入、第二輸入和第三輸入上之邏輯值，“⊕”係「互斥或」邏輯運算。此些互斥或電路包含第一互斥或電路和第二互斥或電路，第一互斥或電路之第一輸入、第二輸入和第三輸入係耦接至壓縮器電路之輸入中的對應輸入，第一互斥或電路之第一輸出係耦接至第二互斥或電路之第一輸入，第二互斥或電路之第一輸出係耦接至總和輸出。
Abstract in simplified Chinese: 一种压缩器电路包含：复数个输入、总和输出(Sum output)和复数个互斥或(XOR)电路。每一个互斥或电路包含第一输入、第二输入、第三输入和第一输出。互斥或电路系配置以在第一输出上产生逻辑值A ⊕ B ⊕ C，A、B和C为在对应之第一输入、第二输入和第三输入上之逻辑值，“⊕”系“互斥或”逻辑运算。此些互斥或电路包含第一互斥或电路和第二互斥或电路，第一互斥或电路之第一输入、第二输入和第三输入系耦接至压缩器电路之输入中的对应输入，第一互斥或电路之第一输出系耦接至第二互斥或电路之第一输入，第二互斥或电路之第一输出系耦接至总和输出。
-
公开(公告)号：TW201834394A
公开(公告)日：2018-09-16
申请号：TW106119017
申请日：2017-06-08
Inventor： 賴柏嘉 , LAI, PO-CHIA , 高章瑞 , KAO, JERRY CHANG-JUI , 劉祈麟 , LIU, CHI-LIN , 沈孟弘 , SHEN, MENG-HUNG , 魯蘇 斯帝芬 , RUSU, STEFAN , 陳彥豪 , CHEN, YAN-HAO
Abstract: 一種被配置成將輸入訊號鎖存至輸出訊號的正反電路。所述電路包括：第一鎖存電路；以及第二鎖存電路，其耦合至第一鎖存電路。在某些實施例中，響應於時脈訊號，第一鎖存電路與第二鎖存電路被互補地啟動以將輸入訊號鎖存至輸出訊號，且第一鎖存電路及第二鎖存電路分別包括最多兩個被配置成能夠接收時脈訊號的電晶體。
Abstract in simplified Chinese: 一种被配置成将输入信号锁存至输出信号的正反电路。所述电路包括：第一锁存电路；以及第二锁存电路，其耦合至第一锁存电路。在某些实施例中，响应于时脉信号，第一锁存电路与第二锁存电路被互补地启动以将输入信号锁存至输出信号，且第一锁存电路及第二锁存电路分别包括最多两个被配置成能够接收时脉信号的晶体管。
-
公开(公告)号：TWI625940B
公开(公告)日：2018-06-01
申请号：TW105126195
申请日：2016-08-17
Inventor： 劉祈麟 , LIU, CHI LIN , 江庭瑋 , CHIANG, TING WEI , 莊惠中 , ZHUANG, HUI ZHONG , 黃哲銘 , HUANG, CHE MIN , 高 章瑞 , KAO, JERRY CHANG-JUI , 謝尚志 , HSIEH, SHANG CHIH , 魯立忠 , LU, LEE CHUNG
IPC: H03K3/037
-
Patent Agency Ranking
公开(公告)号：TW201722076A
公开(公告)日：2017-06-16
申请号：TW105120571
申请日：2016-06-29
Inventor： 劉祈麟 , LIU, CHI LIN , 魯立忠 , LU, LEE CHUNG , 謝尙志 , HSIEH, SHANG CHIH
CPC classification number: H03K19/0016 , H03K3/012 , H03K3/037 , H03K3/356121 , H03K19/0948 , H03K19/20
Abstract: 本案揭示一電路，此電路包括鎖存器及邏輯電路。鎖存器經配置以響應於鎖存致能信號及輸入時脈信號而產生閘控信號。鎖存器包括一對邏輯閘，每一邏輯閘經配置以執行多階複合邏輯功能。邏輯電路經配置以接收閘控信號及輸入時脈信號，及響應於閘控信號及輸入時脈信號而產生輸出時脈信號。
Abstract in simplified Chinese: 本案揭示一电路，此电路包括锁存器及逻辑电路。锁存器经配置以响应于锁存致能信号及输入时脉信号而产生闸控信号。锁存器包括一对逻辑门，每一逻辑门经配置以运行多阶复合逻辑功能。逻辑电路经配置以接收闸控信号及输入时脉信号，及响应于闸控信号及输入时脉信号而产生输出时脉信号。
-
公开(公告)号：TW202018868A
公开(公告)日：2020-05-16
申请号：TW108138300
申请日：2019-10-23
Inventor： 李焯基 , LEI, CHEOK-KEI , 高章瑞 , KAO, JERRY CHANG-JUI , 劉祈麟 , LIU, CHI LIN , 莊惠中 , ZHUANG, HUI ZHONG , 江哲維 , JIANG, ZHE WEI , 李健興 , LI, JIAN SING
Abstract: 一種修改積體電路佈局的方法，包括以下操作：識別電路佈局的反轉訊號網；決定到反轉訊號網的傳導線何時具有寄生電容；及決定如何調整積體電路佈局以減小到反轉訊號網的傳導線的寄生電容。此方法進一步包括以下操作：決定是否移動積體電路佈局中的傳導線之一者的操作；及決定是否在具有寄生電容的反轉訊號網的傳導線之間插入隔離結構。
Abstract in simplified Chinese: 一种修改集成电路布局的方法，包括以下操作：识别电路布局的反转信号网；决定到反转信号网的传导线何时具有寄生电容；及决定如何调整集成电路布局以减小到反转信号网的传导线的寄生电容。此方法进一步包括以下操作：决定是否移动集成电路布局中的传导线之一者的操作；及决定是否在具有寄生电容的反转信号网的传导线之间插入隔离结构。
-
公开(公告)号：TW201740682A
公开(公告)日：2017-11-16
申请号：TW105126195
申请日：2016-08-17
Inventor： 劉祈麟 , LIU, CHI LIN , 江庭瑋 , CHIANG, TING WEI , 莊惠中 , ZHUANG, HUI ZHONG , 黃哲銘 , HUANG, CHE MIN , 高 章瑞 , KAO, JERRY CHANG-JUI , 謝尚志 , HSIEH, SHANG CHIH , 魯立忠 , LU, LEE CHUNG
IPC: H03K3/037
CPC classification number: H03K3/35625 , G01R31/318541 , H01L27/092
Abstract: 在一些實施例中，正反器佈局在半導體基板之正反器區域之中。正反器包括主開關電路、掃描多工輸入電路和從開關電路。主開關電路由以主開關週界為界限之第一複數裝置所組成。掃描多工輸入電路可操作地耦接至主開關電路之輸入端。掃描多工輸入電路由以掃描多工週界為界限之第二複數裝置所組成。掃描多工週界並未與主開關週界重疊。從開關電路可操作地耦接至主開關電路之輸出端，並由以從開關週界為界限之第三複數裝置所組成。從開關週界皆未與主開關週界和掃描多工週界重疊。
Abstract in simplified Chinese: 在一些实施例中，正反器布局在半导体基板之正反器区域之中。正反器包括主开关电路、扫描多任务输入电路和从开关电路。主开关电路由以主开关周界为界限之第一复数设备所组成。扫描多任务输入电路可操作地耦接至主开关电路之输入端。扫描多任务输入电路由以扫描多任务周界为界限之第二复数设备所组成。扫描多任务周界并未与主开关周界重叠。从开关电路可操作地耦接至主开关电路之输出端，并由以从开关周界为界限之第三复数设备所组成。从开关周界皆未与主开关周界和扫描多任务周界重叠。
-
公开(公告)号：TWI593233B
公开(公告)日：2017-07-21
申请号：TW104138761
申请日：2015-11-23
Inventor： 劉祈麟 , LIU, CHI LIN , 魯立忠 , LU, LEE CHUNG , 汪孟學 , WANG, MENG HSUEH , 謝尙志 , HSIEH, SHANG CHIH , 黃哲銘 , HUANG, HENRY , 林基永 , LIN, JI YUNG
IPC: H03K19/20 , H01L27/118
CPC classification number: H03K19/21
-
公开(公告)号：TW201724743A
公开(公告)日：2017-07-01
申请号：TW105136796
申请日：2016-11-11
Inventor： 高章瑞 , KAO, JERRY CHANG JUI , 劉祈麟 , LIU, CHI LIN , 魯立忠 , LU, LEE CHUNG , 謝尚志 , HSIEH, SHANG CHIH , 林柏廷 , LIN, ERIC
IPC: H03K3/037
CPC classification number: H03K3/35625 , H03K5/133 , H03K2005/00019
Abstract: 一種正反器包括用以接收資料信號及掃描輸入信號的主閂鎖器。所述主閂鎖器基於掃描致能信號向從閂鎖器提供資料信號或掃描輸入信號中的一者。所述正反器包括用以基於輸入時脈信號及所述掃描致能信號中的一者或兩者而產生時脈信號的電路系統。第一時脈信號被提供至主閂鎖器且第二時脈信號被提供至從閂鎖器。當所述掃描致能信號具有第一邏輯電位時，所述第一時脈信號不包括與所述第二時脈信號的邊緣轉變同時發生的邊緣轉變。當所述掃描致能信號具有第二邏輯電位時，所述第一時脈信號包括與所述第二時脈信號的邊緣轉變同時發生的邊緣轉變。
Abstract in simplified Chinese: 一种正反器包括用以接收数据信号及扫描输入信号的主闩锁器。所述主闩锁器基于扫描致能信号向从闩锁器提供数据信号或扫描输入信号中的一者。所述正反器包括用以基于输入时脉信号及所述扫描致能信号中的一者或两者而产生时脉信号的电路系统。第一时脉信号被提供至主闩锁器且第二时脉信号被提供至从闩锁器。当所述扫描致能信号具有第一逻辑电位时，所述第一时脉信号不包括与所述第二时脉信号的边缘转变同时发生的边缘转变。当所述扫描致能信号具有第二逻辑电位时，所述第一时脉信号包括与所述第二时脉信号的边缘转变同时发生的边缘转变。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
