利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.024 秒)

    半導體裝置及產生佈局的方法
    2.
    发明专利
    半導體裝置及產生佈局的方法 审中-公开
    半导体设备及产生布局的方法

    公开(公告)号：TW201834186A

    公开(公告)日：2018-09-16

    申请号：TW106141624

    申请日：2017-11-29

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 張豐願 ,  CHANG, FONG-YUAN ,  張鈞皓 ,  CHANG, JYUN-HAO ,  陳勝雄 ,  CHEN, SHENG-HSIUNG ,  余和哲 ,  YU, HO-CHE ,  魯立忠 ,  LU, LEE-CHUNG ,  范妮婉 ,  FAN, NI-WAN ,  黃博祥 ,  HUANG, PO-HSIANG ,  盧麒友 ,  LU, CHI-YU ,  李卓彥 ,  LEE, JEO-YEN

    IPC分类号： H01L23/538 ,  H01L27/02 ,  G06F17/50

    摘要： 一種包括主動區域及結構的半導體裝置。主動區域在基底上被形成為預定形狀且以具有第一路徑及第二路徑的柵格為基準排列，第一路徑及第二路徑實質上平行於對應的第一方向與第二方向，第一方向正交於第二方向；主動區域被組織成具有第一導電性的第一列的實例及具有第二導電性的第二列的實例。第一列及第二列的每一實例包括對應的第一預定數目個及第二預定數目個第一路徑。結構具有至少兩個鄰接的列，包括：在第一方向上具有第一寬度的第一列的至少一個實例；以及在第一方向上具有第二寬度的第二列的至少一個實例。第二寬度不同於第一寬度。

    简体摘要： 一种包括主动区域及结构的半导体设备。主动区域在基底上被形成为预定形状且以具有第一路径及第二路径的栅格为基准排列，第一路径及第二路径实质上平行于对应的第一方向与第二方向，第一方向正交于第二方向；主动区域被组织成具有第一导电性的第一列的实例及具有第二导电性的第二列的实例。第一列及第二列的每一实例包括对应的第一预定数目个及第二预定数目个第一路径。结构具有至少两个邻接的列，包括：在第一方向上具有第一宽度的第一列的至少一个实例；以及在第一方向上具有第二宽度的第二列的至少一个实例。第二宽度不同于第一宽度。

    用以產生多重樣式化微影相容積體電路佈局的方法
    3.
    发明专利
    用以產生多重樣式化微影相容積體電路佈局的方法 审中-公开
    用以产生多重样式化微影兼容集成电路布局的方法

    公开(公告)号：TW201804243A

    公开(公告)日：2018-02-01

    申请号：TW105134250

    申请日：2016-10-24

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 陳俊臣 ,  CHEN, CHUN-CHEN ,  陳勝雄 ,  CHEN, SHENG-HSIUNG ,  張豐願 ,  CHANG, FONG-YUAN ,  王紹桓 ,  WANG, SHAO-HUAN

    IPC分类号： G03F1/70 ,  G06F17/50

    CPC分类号： G06F17/5081 ,  G03F1/00 ,  G06F17/5072

    摘要： 本發明實施例提供一種由電腦實施的系統以及方法，用以產生多重樣式化微影（MPL）相容積體電路佈局。多個積體電路（IC）單元經整合，以形成積體電路佈局。所述積體電路佈局包括彼此緊鄰的至少兩個積體電路單元。在整合所述積體電路單元之後，執行分解演算法，以將多重顏色分配至所述積體電路佈局裡的設計圖形。在將所述顏色分配至所述設計圖形之後，偵測所述積體電路佈局中的多重樣式化著色衝突。執行修正演算法，在所述修正演算法下，藉由翻轉或移動所述緊鄰積體電路單元中的至少一者而修正存在兩緊鄰積體電路單元中的衝突。

    简体摘要： 本发明实施例提供一种由电脑实施的系统以及方法，用以产生多重样式化微影（MPL）兼容集成电路布局。多个集成电路（IC）单元经集成，以形成集成电路布局。所述集成电路布局包括彼此紧邻的至少两个集成电路单元。在集成所述集成电路单元之后，运行分解算法，以将多重颜色分配至所述集成电路布局里的设计图形。在将所述颜色分配至所述设计图形之后，侦测所述集成电路布局中的多重样式化着色冲突。运行修正算法，在所述修正算法下，借由翻转或移动所述紧邻集成电路单元中的至少一者而修正存在两紧邻集成电路单元中的冲突。

    擴展標準單元集合的方法與系統以及電腦可讀媒體
    7.
    发明专利
    擴展標準單元集合的方法與系統以及電腦可讀媒體 审中-公开
    扩展标准单元集合的方法与系统以及电脑可读媒体

    公开(公告)号：TW201911090A

    公开(公告)日：2019-03-16

    申请号：TW107117100

    申请日：2018-05-18

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 劉祈麟 ,  LIU, CHI-LIN ,  陳勝雄 ,  CHEN, SHENG-HSIUNG ,  高章瑞 ,  KAO, JERRY CHANG-JUI ,  張豐願 ,  CHANG, FONG-YUAN ,  魯立忠 ,  LU, LEE-CHUNG ,  謝尚志 ,  HSIEH, SHANG-CHIH ,  馬偉翔 ,  MA, WEI-HSIANG

    IPC分类号： G06F17/50 ,  H01L21/02

    摘要： 一種（擴展包括函數庫的標準單元集合的，函數庫儲存於非暫時性電腦可讀媒體上）方法包含：在基本標準單元的循環的特定群組之中選擇一者，從而產生選定群組，使得選定群組中的基本標準單元具有連接，以便表示對應的邏輯電路，每一基本標準單元表示邏輯閘，且選定群組對應提供相應地可表示為選定布林表式的選定邏輯函數；對應於選定群組產生一或多個巨集標準單元；以及將一或多個巨集標準單元添加至標準單元集合，且藉此擴展標準單元集合；且其中方法的至少一個方面由電腦的處理器執行。

    简体摘要： 一种（扩展包括函数库的标准单元集合的，函数库存储于非暂时性电脑可读媒体上）方法包含：在基本标准单元的循环的特定群组之中选择一者，从而产生选定群组，使得选定群组中的基本标准单元具有连接，以便表示对应的逻辑电路，每一基本标准单元表示逻辑门，且选定群组对应提供相应地可表示为选定布尔表式的选定逻辑函数；对应于选定群组产生一或多个宏标准单元；以及将一或多个宏标准单元添加至标准单元集合，且借此扩展标准单元集合；且其中方法的至少一个方面由电脑的处理器运行。