-
1.发明专利用於電壓位準轉換之積體電路 INTEGRATED CIRCUIT FOR LEVEL-SHIFTING VOLTAGE LEVELS 审中-公开用于电压位准转换之集成电路 INTEGRATED CIRCUIT FOR LEVEL-SHIFTING VOLTAGE LEVELS
公开(公告)号：TW200539575A
公开(公告)日：2005-12-01
申请号：TW093129586
申请日：2004-09-30
Inventor： 陳克明 CHEN, KER-MIN , 陳國基 CHEN, KUO-JI
IPC: H03L
CPC classification number: H03K3/356113 , H03K17/102
Abstract: 本發明係關於一積體電路裝置及其製程方法，尤其是有關於一具有交叉閂鎖(cross–latched)電壓位準轉換器(voltage level shifter)的積體電路。該積體電路用於電壓位準轉換，包含一輸入／輸出端，以及一輸入／輸出電路，耦接於該輸出端，包含複數裝置，運作於一供應偏壓下，用以將電壓位準在一核心電壓範圍與一萬於該核心電壓範圍的一輸入／輸出電壓範圍之間轉換。
Abstract in simplified Chinese: 本发明系关于一集成电路设备及其制程方法，尤其是有关于一具有交叉闩锁(cross–latched)电压位准转换器(voltage level shifter)的集成电路。该集成电路用于电压位准转换，包含一输入／输出端，以及一输入／输出电路，耦接于该输出端，包含复数设备，运作于一供应偏压下，用以将电压位准在一内核电压范围与一万于该内核电压范围的一输入／输出电压范围之间转换。
-
2.发明专利產生積體電路I/O元件之方法、以基本元件為基礎來製作I/O元件庫之方法及其電腦可讀取媒體 SYSTEM AND METHOD FOR REDUCING DESIGN CYCLE TIME FOR DESIGNING INPUT/OUTPUT CELLS 失效产生集成电路I/O组件之方法、以基本组件为基础来制作I/O组件库之方法及其电脑可读取媒体 SYSTEM AND METHOD FOR REDUCING DESIGN CYCLE TIME FOR DESIGNING INPUT/OUTPUT CELLS
公开(公告)号：TW200426632A
公开(公告)日：2004-12-01
申请号：TW093100639
申请日：2004-01-12
Inventor： 陳克明 CHEN, KER-MIN , 宋明相 SONG, MING-HSIANG , 胡長芬 HU, CHANG-FEN
IPC: G06F
CPC classification number: G06F17/5045 , G06F17/5068
Abstract: 本發明揭露一種以元件庫中之基本元件為基礎來產生期望的I／O元件之方法及系統。在應用於積體電路的該期望I／O元件其組態要求予以確認之後，便從元件庫選取至少一個基本元件，該基本元件具有用來產生期望I／O元件以符合組態要求之基礎零件；接著產生上面標著一或多個可程式連接點的連接模板，這些可程式連接點標識了用來與基本元件之一或多個既定特徵零件建立連結的位置；再將選取的基本元件和連接模板做結合以產生一個設計檔案，其中設計檔案對應於期望I／O元件，且該期望I／O元件一併擁有基本元件之既定特徵零件和基礎零件以符合組態要求。
Abstract in simplified Chinese: 本发明揭露一种以组件库中之基本组件为基础来产生期望的I／O组件之方法及系统。在应用于集成电路的该期望I／O组件其组态要求予以确认之后，便从组件库选取至少一个基本组件，该基本组件具有用来产生期望I／O组件以符合组态要求之基础零件；接着产生上面标着一或多个可进程连接点的连接模板，这些可进程连接点标识了用来与基本组件之一或多个既定特征零件创建链接的位置；再将选取的基本组件和连接模板做结合以产生一个设计文档，其中设计文档对应于期望I／O组件，且该期望I／O组件一并拥有基本组件之既定特征零件和基础零件以符合组态要求。
-
3.发明专利高電壓緩衝器模組以及電壓偵測電路 SINGLE GATE OXIDE I/O BUFFER WITH IMPROVED UNDER-DRIVE FEATURE 有权高电压缓冲器模块以及电压侦测电路 SINGLE GATE OXIDE I/O BUFFER WITH IMPROVED UNDER-DRIVE FEATURE
公开(公告)号：TWI306694B
公开(公告)日：2009-02-21
申请号：TW094140554
申请日：2005-11-18
Inventor： 陳國基 CHEN, KUO-JI , 陳克明 CHEN, KER-MIN
IPC: H03K
CPC classification number: H03K19/00315 , H03K19/00384
Abstract: 一種高電壓緩衝器模組,適用於輸入/輸出緩衝器電路。輸入/輸出緩衝器電路耦接在高電壓電路及低電壓電路之間。高電壓緩衝器模組操作於第一供應電壓及互補於第一供應電壓之第二供應電壓之間。高電壓緩衝器模組,包括,上拉模組以及電壓偵測電路。上拉模組耦接於第一供應電壓及輸出節點之間,根據輸入信號輸出第一供應電壓至輸出節點。電壓偵測電路用以從預設集合的電壓位準中,選擇至少一偏壓於上拉模組,電壓偵測電路係根據第一供應電壓的降幅而選擇偏壓。
Abstract in simplified Chinese: 一种高电压缓冲器模块,适用于输入/输出缓冲器电路。输入/输出缓冲器电路耦接在高电压电路及低电压电路之间。高电压缓冲器模块操作于第一供应电压及互补于第一供应电压之第二供应电压之间。高电压缓冲器模块,包括,上拉模块以及电压侦测电路。上拉模块耦接于第一供应电压及输出节点之间,根据输入信号输出第一供应电压至输出节点。电压侦测电路用以从默认集合的电压位准中,选择至少一偏压于上拉模块,电压侦测电路系根据第一供应电压的降幅而选择偏压。
-
公开(公告)号：TW200605509A
公开(公告)日：2006-02-01
申请号：TW094123530
申请日：2005-07-12
Inventor： 陳克明 CHEN, KER-MIN
IPC: H03K
CPC classification number: H03K3/356113 , H03K17/102
Abstract: 在本發明實施例中，電壓分配電路分配提供至接收電路之高電壓。此接收電路係接收輸入信號。更新及自我偏壓電路維持且更新偏壓電壓，而偏壓電壓更高足以導通在電路分配電路之電晶體。電壓輸出電路輸出具有高振幅之輸出信號，且輸出信號之振幅高於輸入信號之振幅。本發明可以操作在輸入信號具有較低振幅之情況下。
Abstract in simplified Chinese: 在本发明实施例中，电压分配电路分配提供至接收电路之高电压。此接收电路系接收输入信号。更新及自我偏压电路维持且更新偏压电压，而偏压电压更高足以导通在电路分配电路之晶体管。电压输出电路输出具有高振幅之输出信号，且输出信号之振幅高于输入信号之振幅。本发明可以操作在输入信号具有较低振幅之情况下。
-
Patent Agency Ranking5.发明专利積體電路及靜電放電防護系統 INTEGRATED CIRCUIT AND ESD PROTECITON SYSTEM 有权集成电路及静电放电防护系统 INTEGRATED CIRCUIT AND ESD PROTECITON SYSTEM
公开(公告)号：TWI314356B
公开(公告)日：2009-09-01
申请号：TW095133842
申请日：2006-09-13
Inventor： 陳克明 CHEN, KER-MIN
IPC: H01L
CPC classification number: H01L27/0251 , H01L27/0292
Abstract: 一靜電放電防護系統。在一實施例中,本發明包括一第一裝置、一第二裝置以及一緩衝器模組。第一裝置設置於一第一電源定域(power domain)中,而第二裝置設置於一第二電源定域(power domain)中。緩衝器模組耦接於第一裝置以及第二裝置之間,用於於一正常操作時令一訊號通過第一以及第二裝置,且於一靜電放電(ESD)事件時,增加第一以及第二裝置間之阻抗,以避免一靜電放電電流自第一裝置流向第二裝置。
Abstract in simplified Chinese: 一静电放电防护系统。在一实施例中,本发明包括一第一设备、一第二设备以及一缓冲器模块。第一设备设置于一第一电源定域(power domain)中,而第二设备设置于一第二电源定域(power domain)中。缓冲器模块耦接于第一设备以及第二设备之间,用于于一正常操作时令一信号通过第一以及第二设备,且于一静电放电(ESD)事件时,增加第一以及第二设备间之阻抗,以避免一静电放电电流自第一设备流向第二设备。
-
6.发明专利晶片間通訊方法和通訊系統以及微處理器 INTER-CHIP COMMUNICATION METHOD AND COMMUNICATION SYSTEM AND MICROPROCESSOR 有权芯片间通信方法和通信系统以及微处理器 INTER-CHIP COMMUNICATION METHOD AND COMMUNICATION SYSTEM AND MICROPROCESSOR
公开(公告)号：TWI307584B
公开(公告)日：2009-03-11
申请号：TW095102784
申请日：2006-01-25
Inventor： 陳克明 CHEN, KER-MIN , 洪宗揚 HUNG, TSUNG-YANG
IPC: H04B
CPC classification number: H04B1/38
Abstract: 一種晶片間的無線通訊方法和裝置。第一晶片具有第一微處理器和其複數非接觸埠以及整合於第一微處理器之第一射頻通訊電路。第二晶片具有第二微處理器和其複數非接觸埠以及整合於第二微處理器之第二射頻通訊電路。射頻通訊協定用於接收來自各並列非接觸埠的信號、多工處理信號,及將並列信號轉換為序列射頻信號。利用各晶片之無線通訊電路來傳輸信號。在第一積體電路以及第二積體電路之間之射頻傳輸係使用定義於第一積體電路以及第二積體電路之非電容性耦合效應射頻通訊協定來傳輸。
Abstract in simplified Chinese: 一种芯片间的无线通信方法和设备。第一芯片具有第一微处理器和其复数非接触端口以及集成于第一微处理器之第一射频通信电路。第二芯片具有第二微处理器和其复数非接触端口以及集成于第二微处理器之第二射频通信电路。射频通信协定用于接收来自各并列非接触端口的信号、多任务处理信号,及将并列信号转换为串行射频信号。利用各芯片之无线通信电路来传输信号。在第一集成电路以及第二集成电路之间之射频传输系使用定义于第一集成电路以及第二集成电路之非电容性耦合效应射频通信协定来传输。
-
7.发明专利輸入緩衝器及其連接方法 INPUT BUFFER STRUCTURE WITH SINGLE GATE OXIDE FIELD OF THE INVENTION 失效输入缓冲器及其连接方法 INPUT BUFFER STRUCTURE WITH SINGLE GATE OXIDE FIELD OF THE INVENTION
公开(公告)号：TW200541220A
公开(公告)日：2005-12-16
申请号：TW093137604
申请日：2004-12-06
Inventor： 陳國基 CHEN, KUO-JI , 余宗欣 YU, TSUNG-HSING , 陳克明 CHEN, KER-MIN
IPC: H03L
CPC classification number: H03K19/018521 , H03K19/0027
Abstract: 一種輸入緩衝器，用以連接一具有高電壓信號的輸入節點至一具有複數低電壓裝置的低電壓電路，該輸入緩衝器，包括：一臨界調整電路，具有一反相器耦接於一臨界調整輸出節點，該反相器具有複數低電壓裝置，該等低電壓裝置耦接於一高電壓供給節點及一接地節點之間，該等低電壓裝置耦接該臨界調整輸出節點，並具有一第一及第二電晶體，該第一及第二電晶體之偏壓節點耦接於該低電壓電路之一低電壓供給節點，該臨界調整電路提供一反相信號予該臨界調整輸出節點，該反相信號對應於該高電壓信號；以及一位準位移電路，具有複數低電壓裝置，並且耦接於該臨界調整輸出節點，該位準位移電路提供一低電壓信號，該低電壓信號對應於該反相信號。
Abstract in simplified Chinese: 一种输入缓冲器，用以连接一具有高电压信号的输入节点至一具有复数低电压设备的低电压电路，该输入缓冲器，包括：一临界调整电路，具有一反相器耦接于一临界调整输出节点，该反相器具有复数低电压设备，该等低电压设备耦接于一高电压供给节点及一接地节点之间，该等低电压设备耦接该临界调整输出节点，并具有一第一及第二晶体管，该第一及第二晶体管之偏压节点耦接于该低电压电路之一低电压供给节点，该临界调整电路提供一反相信号予该临界调整输出节点，该反相信号对应于该高电压信号；以及一位准位移电路，具有复数低电压设备，并且耦接于该临界调整输出节点，该位准位移电路提供一低电压信号，该低电压信号对应于该反相信号。
-
8.发明专利串接式閘極驅動之靜電放電防護電路及偏壓電路與方法 CASCADED GATE-DRIVEN ESD CLAMP 审中-公开串接式闸极驱动之静电放电防护电路及偏压电路与方法 CASCADED GATE-DRIVEN ESD CLAMP
公开(公告)号：TW200541043A
公开(公告)日：2005-12-16
申请号：TW093138087
申请日：2004-12-09
Inventor： 陳克明 CHEN, KER-MIN
IPC: H01L
CPC classification number: H01L27/0266 , H01L2924/0002 , H01L2924/00
Abstract: 本發明係提供一種使用串接式閘極驅動之N型金氧半箝制電路於混壓元件(mixed voltage)中進行半導體靜電放電防護的方法。一偏壓電路可使一外部輸入輸出信號可以有比內部電路之電源供應電壓要高的電壓，使得可依外部電源供應參考準位提供一適合的觸發準位，一串接式閘極驅動之N型金氧半箝制電路可使靜電放電的電荷從外部輸入輸出信號準位消散，而不會對內部或核心電路的正常運作產生干擾。
Abstract in simplified Chinese: 本发明系提供一种使用串接式闸极驱动之N型金氧半箝制电路于混压组件(mixed voltage)中进行半导体静电放电防护的方法。一偏压电路可使一外部输入输出信号可以有比内部电路之电源供应电压要高的电压，使得可依外部电源供应参考准位提供一适合的触发准位，一串接式闸极驱动之N型金氧半箝制电路可使静电放电的电荷从外部输入输出信号准位消散，而不会对内部或内核电路的正常运作产生干扰。
-
9.发明专利半導體裝置及其製造方法、積體電路晶片及其封裝方法以及封裝積體電路 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME, INTEGRATED CIRCUIT DIE AND METHOD FOR PACKAGING THE SAME, AND PACKAGED INTEGRATED CIRCUIT 审中-公开半导体设备及其制造方法、集成电路芯片及其封装方法以及封装集成电路 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME, INTEGRATED CIRCUIT DIE AND METHOD FOR PACKAGING THE SAME, AND PACKAGED INTEGRATED CIRCUIT
公开(公告)号：TW200541000A
公开(公告)日：2005-12-16
申请号：TW094108571
申请日：2005-03-21
Inventor： 陳克明 CHEN, KER-MIN
IPC: H01L
CPC classification number: H01L21/76838 , H01L24/06 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05554 , H01L2224/48247 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/10329 , H01L2924/14 , H01L2924/181 , H01L2924/00012
Abstract: 本發明係關於一種半導體裝置，包括：一基底；複數個主動區，形成於該基底上方；複數個輸入／輸出胞，形成於該些主動區上方，其中各輸入／輸出胞電性耦接於該些主動區之一；以及一銲墊層，位於該些輸入／輸出胞上方，其中該銲墊層包括耦接於各輸入／輸出胞之一第一銲墊以及至少一第二銲墊，各第一銲墊以及該至少一第二銲墊係用以電性耦接於一半導體裝置與該半導體裝置之一外部接點(connection external)。
Abstract in simplified Chinese: 本发明系关于一种半导体设备，包括：一基底；复数个主动区，形成于该基底上方；复数个输入／输出胞，形成于该些主动区上方，其中各输入／输出胞电性耦接于该些主动区之一；以及一焊垫层，位于该些输入／输出胞上方，其中该焊垫层包括耦接于各输入／输出胞之一第一焊垫以及至少一第二焊垫，各第一焊垫以及该至少一第二焊垫系用以电性耦接于一半导体设备与该半导体设备之一外部接点(connection external)。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
