-
公开(公告)号:TWI695468B
公开(公告)日:2020-06-01
申请号:TW105110868
申请日:2016-04-07
发明人: 韓丙濬 , HAN, BYUNG JOON , 沈一權 , SHIM, IL KWON , 朴敬熙 , PARK, KYOUNGHEE , 林 耀劍 , LIN, YAOJIAN , 具敎王 , KOO, KYOWANG , 尹仁相 , YOON, IN SANG , 蔡昇龍 , CHAI, SEUNGYONG , 曺成源 , CHO, SUNGWON , 金成洙 , KIM, SUNGSOO , 李勳擇 , LEE, HUN TEAK , 梁悳景 , YANG, DEOKKYUNG
-
公开(公告)号:TW201838139A
公开(公告)日:2018-10-16
申请号:TW107102624
申请日:2018-01-25
发明人: 尹仁相 , YOON, INSANG , 蔡昇龍 , CHAI, SEUNGYONG , 朴素演 , PARK, SOYEON
IPC分类号: H01L23/60
摘要: 一種半導體裝置係具有一第一導電層以及一第二導電層。該第一導電層的一第一部分係與該第二導電層的一第一部分對準。一絕緣層係沉積在該第一導電層以及第二導電層之上。一第三導電層係包含與該第一導電層的該第一部分以及該第二導電層的該第一部分垂直地對準的該第三導電層的一第一部分。一電性構件係被設置在該第一導電層以及第二導電層之上。一密封劑係沉積在該第一導電層、第二導電層、以及電性構件之上。一切割係穿過該密封劑、第一導電層、以及第二導電層來加以完成。一第四導電層係沉積在該第一導電層、第二導電層、以及密封劑的側表面之上。
简体摘要: 一种半导体设备系具有一第一导电层以及一第二导电层。该第一导电层的一第一部分系与该第二导电层的一第一部分对准。一绝缘层系沉积在该第一导电层以及第二导电层之上。一第三导电层系包含与该第一导电层的该第一部分以及该第二导电层的该第一部分垂直地对准的该第三导电层的一第一部分。一电性构件系被设置在该第一导电层以及第二导电层之上。一密封剂系沉积在该第一导电层、第二导电层、以及电性构件之上。一切割系穿过该密封剂、第一导电层、以及第二导电层来加以完成。一第四导电层系沉积在该第一导电层、第二导电层、以及密封剂的侧表面之上。
-
公开(公告)号:TW201712821A
公开(公告)日:2017-04-01
申请号:TW105110868
申请日:2016-04-07
申请人: 星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人: 韓丙濬 , HAN, BYUNG JOON , 沈一權 , SHIM, IL KWON , 朴敬熙 , PARK, KYOUNGHEE , 林 耀劍 , LIN, YAOJIAN , 具敎王 , KOO, KYOWANG , 尹仁相 , YOON, IN SANG , 蔡昇龍 , CHAI, SEUNGYONG , 曺成源 , CHO, SUNGWON , 金成洙 , KIM, SUNGSOO , 李勳擇 , LEE, HUN TEAK , 梁悳景 , YANG, DEOKKYUNG
CPC分类号: H01L23/552 , H01L21/486 , H01L21/561 , H01L21/6835 , H01L21/6836 , H01L23/3114 , H01L23/49805 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L24/13 , H01L24/16 , H01L24/97 , H01L25/16 , H01L2221/68327 , H01L2224/13111 , H01L2224/16227 , H01L2224/97 , H01L2924/141 , H01L2924/143 , H01L2924/1434 , H01L2924/15311 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/3025 , H01L2924/01029 , H01L2224/81
摘要: 一種積體電路封裝系統及其製法包括:基板,其係具有在基板頂面、基板底面及數個垂直面之間的內部電路;積體電路,其係耦合至該內部電路;模造封裝體,其係直接形成於該積體電路及該基板之基板頂面上;以及導電保形屏蔽結構,其係直接鋪設至該模造封裝體、該等垂直面上且在耦合至該內部電路之該基板底面下面延伸。
简体摘要: 一种集成电路封装系统及其制法包括:基板,其系具有在基板顶面、基板底面及数个垂直面之间的内部电路;集成电路,其系耦合至该内部电路;模造封装体,其系直接形成于该集成电路及该基板之基板顶面上;以及导电保形屏蔽结构,其系直接铺设至该模造封装体、该等垂直面上且在耦合至该内部电路之该基板底面下面延伸。
-
-