-
公开(公告)号：TW201921287A
公开(公告)日：2019-06-01
申请号：TW107126993
申请日：2018-08-03
发明人： 中村淳 , NAKAMURA, ATSUSHI , 宇田川玲 , UTAGAWA, AKIRA , 松尾茂 , MATSUO, SHIGERU
摘要： 本發明之課題在於CNN必須重覆執行「輸入影像與係數的卷積運算（convolution）」達到等同於頻道數量的次數，導致運算量大幅增加。 半導體裝置具備具有卷積運算處理電路的影像辨識裝置。前述卷積運算處理電路具備：係數暫存器，被設定整合係數表的係數；乘積運算電路，求取輸入影像與前述係數之乘積；頻道暫存器，被設定前述整合係數表的頻道編號；頻道選擇電路，基於前述頻道編號而選擇累積加法運算之輸出目的地；及多個輸出暫存器，儲存前述累積加法運算之結果。前述整合係數表係整合多個輸入係數表，前述整合係數表為N×N的大小。前述乘積運算電路一次即可運算N×N的資料。
简体摘要： 本发明之课题在于CNN必须重复运行“输入影像与系数的卷积运算（convolution）”达到等同于频道数量的次数，导致运算量大幅增加。 半导体设备具备具有卷积运算处理电路的影像辨识设备。前述卷积运算处理电路具备：系数寄存器，被设置集成系数表的系数；乘积运算电路，求取输入影像与前述系数之乘积；频道寄存器，被设置前述集成系数表的频道编号；频道选择电路，基于前述频道编号而选择累积加法运算之输出目的地；及多个输出寄存器，存储前述累积加法运算之结果。前述集成系数表系集成多个输入系数表，前述集成系数表为N×N的大小。前述乘积运算电路一次即可运算N×N的数据。
-
公开(公告)号：TW201820169A
公开(公告)日：2018-06-01
申请号：TW106132524
申请日：2017-09-22
发明人： 高畠志秦 , TAKABATAKE, MOTOYASU , 塩田恒 , SHIOTA, HISASHI , 中村淳 , NAKAMURA, ATSUSHI , 千葉雄司 , CHIBA, YUJI
摘要： 本發明之課題在於相對於處理器核心數之增加而抑制安裝尺寸之增加。 本發明之多工處理器係具備複數個核心及調試控制部者。複數個核心中之一部分包含以可自調試控制部參照及更新暫存器資訊之方式與其連接之調試用核心。調試控制部將複數個核心中作為調試對象之第1核心內之暫存器資訊向調試用核心傳送。調試用核心使用經傳送之暫存器資訊，在第1核心中進行執行對象之程式之調試。
简体摘要： 本发明之课题在于相对于处理器内核数之增加而抑制安装尺寸之增加。 本发明之多任务处理器系具备复数个内核及调试控制部者。复数个内核中之一部分包含以可自调试控制部参照及更新寄存器信息之方式与其连接之调试用内核。调试控制部将复数个内核中作为调试对象之第1内核内之寄存器信息向调试用内核发送。调试用内核使用经发送之寄存器信息，在第1内核中进行运行对象之进程之调试。
-
公开(公告)号：TW201528470A
公开(公告)日：2015-07-16
申请号：TW103142091
申请日：2014-12-04
发明人： 山道新太郎 , YAMAMICHI, SHINTARO , 中村篤 , NAKAMURA, ATSUSHI , 伊藤雅之 , ITO, MASAYUKI , 田岡直人 , TAOKA, NAOTO , 森健太郎 , MORI, KENTARO
IPC分类号： H01L23/538 , H01L21/60
CPC分类号： H01L25/18 , H01L23/145 , H01L23/147 , H01L23/15 , H01L23/3128 , H01L23/3142 , H01L23/49816 , H01L23/49827 , H01L23/49833 , H01L23/49894 , H01L23/5226 , H01L23/5283 , H01L24/97 , H01L27/0207 , H01L29/4916 , H01L29/517 , H01L2224/02166 , H01L2224/05553 , H01L2224/16145 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2224/73204 , H01L2224/73265 , H01L2224/83192 , H01L2224/92247 , H01L2224/97 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2224/48091 , H01L2924/00012 , H01L2924/00011
摘要： 本發明使半導體積體電路裝置的性能提高。半導體裝置1，具有搭載於配線基板2上的周邊電路晶片3以及邏輯晶片4。配線基板2與周邊電路晶片3電連接，周邊電路晶片3與邏輯晶片4電連接。於周邊電路晶片3，形成了第1周邊電路、電源控制電路、溫度感測器以及第1 RAM；於邏輯晶片4，形成了CPU、第2周邊電路以及第2 RAM。第1周邊電路以及第1 RAM，根據第1製程規則製造；CPU、第2周邊電路以及該第2 RAM，根據比第1製程規則更細微的第2製程規則製造。
简体摘要： 本发明使半导体集成电路设备的性能提高。半导体设备1，具有搭载于配线基板2上的周边电路芯片3以及逻辑芯片4。配线基板2与周边电路芯片3电连接，周边电路芯片3与逻辑芯片4电连接。于周边电路芯片3，形成了第1周边电路、电源控制电路、温度传感器以及第1 RAM；于逻辑芯片4，形成了CPU、第2周边电路以及第2 RAM。第1周边电路以及第1 RAM，根据第1制程守则制造；CPU、第2周边电路以及该第2 RAM，根据比第1制程守则更细微的第2制程守则制造。
-
-
搜索结果
3 条记录 (耗时 0.031 秒)
