半導體封裝件及其製法暨其承載結構與其製法
    3.
    发明专利
    半導體封裝件及其製法暨其承載結構與其製法 审中-公开
    半导体封装件及其制法暨其承载结构与其制法

    公开(公告)号:TW201528465A

    公开(公告)日:2015-07-16

    申请号:TW103100153

    申请日:2014-01-03

    Abstract: 一種半導體封裝件及其承載結構,係包括:包含座部、設於該座部周圍之複數導電部與至少一電源條、及設於該電源條上之至少一支撐塊的承載結構、設於該座部上且電性連接該導電部與電源條的至少一半導體元件、以及包覆該座部、導電部、電源條與半導體元件的封裝材。藉由該支撐塊設於該電源條上,以增強該電源條之機械強度,使該電源條不易發生變形,因而該承載結構之整體導電部之平面度能符合需求,以利於後續製程。本發明復提供該半導體封裝件之製法與該承載結構之製法。

    Abstract in simplified Chinese: 一种半导体封装件及其承载结构,系包括:包含座部、设于该座部周围之复数导电部与至少一电源条、及设于该电源条上之至少一支撑块的承载结构、设于该座部上且电性连接该导电部与电源条的至少一半导体组件、以及包覆该座部、导电部、电源条与半导体组件的封装材。借由该支撑块设于该电源条上,以增强该电源条之机械强度,使该电源条不易发生变形,因而该承载结构之整体导电部之平面度能符合需求,以利于后续制程。本发明复提供该半导体封装件之制法与该承载结构之制法。

    四方扁平無接腳封裝件及其製法
    5.
    发明专利
    四方扁平無接腳封裝件及其製法 审中-公开
    四方扁平无接脚封装件及其制法

    公开(公告)号:TW201501261A

    公开(公告)日:2015-01-01

    申请号:TW102122115

    申请日:2013-06-21

    Abstract: 一種四方扁平無接腳封裝件及其製法,該製法係包括:提供一基材,該基材係具有上表面及下表面,且該上表面係具有晶片安裝區域、圍繞該晶片安裝區域的第一銲墊設置區域、及圍繞該第一銲墊設置區域的第二銲墊設置區域,且該第一銲墊設置區域與該第二銲墊設置區域之間係具有間隙;於該下表面形成凹部,且該凹部之位置係對應該第一銲墊設置區域靠近該間隙之外緣;在該第一銲墊設置區域及該第二銲墊設置區域中分別形成複數第一銲墊和複數第二銲墊;將晶片設置在該晶片安裝區域中,且藉由複數銲線將該晶片分別電性連接到該第一銲墊和該第二銲墊;於該基材之上表面上形成包覆封裝膠體,且將該封裝膠體填入該凹部中;以及在對應該間隙的位置處形成貫穿該上表面與下表面的開口。

    Abstract in simplified Chinese: 一种四方扁平无接脚封装件及其制法,该制法系包括:提供一基材,该基材系具有上表面及下表面,且该上表面系具有芯片安装区域、围绕该芯片安装区域的第一焊垫设置区域、及围绕该第一焊垫设置区域的第二焊垫设置区域,且该第一焊垫设置区域与该第二焊垫设置区域之间系具有间隙;于该下表面形成凹部,且该凹部之位置系对应该第一焊垫设置区域靠近该间隙之外缘;在该第一焊垫设置区域及该第二焊垫设置区域中分别形成复数第一焊垫和复数第二焊垫;将芯片设置在该芯片安装区域中,且借由复数焊线将该芯片分别电性连接到该第一焊垫和该第二焊垫;于该基材之上表面上形成包覆封装胶体,且将该封装胶体填入该凹部中;以及在对应该间隙的位置处形成贯穿该上表面与下表面的开口。

    導線架、封裝件及其製法
    7.
    发明专利
    導線架、封裝件及其製法 审中-公开
    导线架、封装件及其制法

    公开(公告)号:TW201438173A

    公开(公告)日:2014-10-01

    申请号:TW102109430

    申请日:2013-03-18

    Abstract: 一種導線架、封裝件及其製法,該導線架係包括晶片座、第一導腳、第二導腳、第三導腳與連接條,該等第一導腳係圍繞該晶片座地設置,且各該第一導腳於其接近該晶片座之一端具有一第一銲墊,該等第二導腳與該等第三導腳係圍繞該等第一導腳地並交錯地設置,且各該第二導腳與第三導腳於其接近該晶片座之一端分別具有一第二銲墊與一第三銲墊,且該第二銲墊與該晶片座間之距離係小於該第三銲墊與該晶片座間之距離,該連接條係位於該第一導腳與第二導腳之間,用以連結該等第一導腳的下部側壁。本發明係可增加封裝件的輸入/輸出的數量,並增進封裝膠體與導線架之間的結合性。

    Abstract in simplified Chinese: 一种导线架、封装件及其制法,该导线架系包括芯片座、第一导脚、第二导脚、第三导脚与连接条,该等第一导脚系围绕该芯片座地设置,且各该第一导脚于其接近该芯片座之一端具有一第一焊垫,该等第二导脚与该等第三导脚系围绕该等第一导脚地并交错地设置,且各该第二导脚与第三导脚于其接近该芯片座之一端分别具有一第二焊垫与一第三焊垫,且该第二焊垫与该芯片座间之距离系小于该第三焊垫与该芯片座间之距离,该连接条系位于该第一导脚与第二导脚之间,用以链接该等第一导脚的下部侧壁。本发明系可增加封装件的输入/输出的数量,并增进封装胶体与导线架之间的结合性。

    線路結構及疊層組合
    8.
    发明专利
    線路結構及疊層組合 审中-公开
    线路结构及叠层组合

    公开(公告)号:TW201814855A

    公开(公告)日:2018-04-16

    申请号:TW105132173

    申请日:2016-10-05

    Abstract: 一種線路結構及疊層組合,該線路結構係包括:具有第一電性接觸墊與第一叉狀導線之第一線路部、具有第二電性接觸墊與第二叉狀導線之第二線路部、以及具有複數第三電性接觸墊之第三線路部,其中該第一與第二叉狀導線係交錯佈設並相互分離,且其中一第三電性接觸墊係連接該第一電性接觸墊,以藉由共用該第一電性接觸墊,達到測試電路洩漏及測試電路斷路斷開的功效,同時減少電性接觸墊之數量,以縮減佈設空間,而利於微小化的需求。

    Abstract in simplified Chinese: 一种线路结构及叠层组合,该线路结构系包括:具有第一电性接触垫与第一叉状导线之第一线路部、具有第二电性接触垫与第二叉状导线之第二线路部、以及具有复数第三电性接触垫之第三线路部,其中该第一与第二叉状导线系交错布设并相互分离,且其中一第三电性接触垫系连接该第一电性接触垫,以借由共享该第一电性接触垫,达到测试电路泄漏及测试电路断路断开的功效,同时减少电性接触垫之数量,以缩减布设空间,而利于微小化的需求。

Patent Agency Ranking