专利检索 cpc:"H01L2224/11849" 第 1 页

1.

发明专利
半導體晶粒組件，包含該半導體晶粒組件之半導體裝置，及製造方法有权
简体标题：半导体晶粒组件，包含该半导体晶粒组件之半导体设备，及制造方法

公开(公告)号：TWI619222B

公开(公告)日：2018-03-21

申请号：TW104108239

申请日：2012-07-27

申请人： 美光科技公司 , MICRON TECHNOLOGY, INC.

发明人： 英格蘭路克G , ENGLAND, LUKE G. , 席維斯崔保羅A , SILVESTRI, PAUL A. , 克普曼斯米契 , KOOPMANS, MICHEL

IPC分类号： H01L23/535 , H01L23/538 , H01L25/065

CPC分类号： H01L25/0657 , H01L21/56 , H01L21/561 , H01L21/6836 , H01L22/10 , H01L22/32 , H01L23/3128 , H01L23/367 , H01L23/481 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/94 , H01L24/97 , H01L25/18 , H01L25/50 , H01L2221/68327 , H01L2224/0401 , H01L2224/05655 , H01L2224/11332 , H01L2224/11334 , H01L2224/11849 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/94 , H01L2224/97 , H01L2225/06513 , H01L2225/06541 , H01L2924/01029 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H01L2224/11 , H01L2924/00014 , H01L2224/81 , H01L2924/00

2.

发明专利
半導體封裝件之製造方法审中-公开
简体标题：半导体封装件之制造方法

公开(公告)号：TW201810450A

公开(公告)日：2018-03-16

申请号：TW106120272

申请日：2017-06-16

申请人： 吉帝偉士股份有限公司 , J-DEVICES CORPORATION

发明人： 町田紘一 , MACHIDA, HIROKAZU , 北野一彥 , KITANO, KAZUHIKO

IPC分类号： H01L21/52

CPC分类号： H01L23/142 , H01L21/4803 , H01L21/4846 , H01L21/4871 , H01L21/561 , H01L21/563 , H01L23/3128 , H01L23/49816 , H01L23/5389 , H01L23/544 , H01L23/552 , H01L24/03 , H01L24/04 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/32 , H01L24/73 , H01L24/83 , H01L24/92 , H01L24/97 , H01L2223/54426 , H01L2223/54486 , H01L2224/02311 , H01L2224/02379 , H01L2224/02381 , H01L2224/03914 , H01L2224/04105 , H01L2224/11013 , H01L2224/11334 , H01L2224/11849 , H01L2224/12105 , H01L2224/2919 , H01L2224/32245 , H01L2224/73267 , H01L2224/82039 , H01L2224/83132 , H01L2224/83192 , H01L2224/92244 , H01L2224/97 , H01L2224/83 , H01L2924/0665

摘要： 在此提供一種具備高良率之半導體封裝件之製造方法。關於本發明之一實施型態之半導體封裝件之製造方法包含以下步驟。蝕刻基材之第一面及位於第一面與第二面間之側面部，且於第一面及側面部附著相異於金屬之其他金屬。此基材包含至少一種類之金屬且具有相對之第一面及第二面。於基材之第二面以外部端子非朝向第二面之方式配置具備外部端子之半導體裝置。形成樹脂絕緣層以覆蓋半導體裝置。於樹脂絕緣層上形成第一導電層。於第一導電層及樹脂絕緣層形成開口部以露出外部端子。於基材之第一面與側面部、於第一導電層上及於開口部內形成鍍覆層。

简体摘要： 在此提供一种具备高良率之半导体封装件之制造方法。关于本发明之一实施型态之半导体封装件之制造方法包含以下步骤。蚀刻基材之第一面及位于第一面与第二面间之侧面部，且于第一面及侧面部附着相异于金属之其他金属。此基材包含至少一种类之金属且具有相对之第一面及第二面。于基材之第二面以外部端子非朝向第二面之方式配置具备外部端子之半导体设备。形成树脂绝缘层以覆盖半导体设备。于树脂绝缘层上形成第一导电层。于第一导电层及树脂绝缘层形成开口部以露出外部端子。于基材之第一面与侧面部、于第一导电层上及于开口部内形成镀覆层。

3.

发明专利
半導體封裝及其製造方法有权
简体标题：半导体封装及其制造方法

公开(公告)号：TWI604539B

公开(公告)日：2017-11-01

申请号：TW104127107

申请日：2015-08-20

申请人： 南茂科技股份有限公司 , CHIPMOS TECHNOLOGIES INC.

发明人： 盧東寶 , LU, TUNG BAO , 王恆生 , WANG, HENG SHENG , 徐子涵 , HSU, TZU HAN

IPC分类号： H01L21/60 , H01L23/488 , B23K1/00

CPC分类号： H01L24/11 , C23C18/1653 , C25D3/60 , C25D3/62 , C25D5/02 , C25D5/505 , C25D7/123 , G02F1/1333 , H01L21/324 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/742 , H01L24/81 , H01L24/83 , H01L24/92 , H01L33/62 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/03464 , H01L2224/05139 , H01L2224/05144 , H01L2224/05155 , H01L2224/05164 , H01L2224/05166 , H01L2224/05639 , H01L2224/05644 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/06102 , H01L2224/1145 , H01L2224/11452 , H01L2224/11462 , H01L2224/1147 , H01L2224/11849 , H01L2224/13006 , H01L2224/13007 , H01L2224/13013 , H01L2224/13014 , H01L2224/1308 , H01L2224/13082 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/1403 , H01L2224/14051 , H01L2224/16227 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81203 , H01L2224/81447 , H01L2224/81815 , H01L2224/83104 , H01L2224/92125 , H01L2924/00015 , H01L2924/01029 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/12041 , H01L2924/20107 , H01L2924/20108 , H01L2924/2064 , H01L2924/351 , H01L2924/0105 , H01L2224/48 , H01L2924/00014 , H01L2924/01074 , H01L2924/00012 , H01L2224/81411 , H01L2924/0665

4.

发明专利
半導體結構及其製造方法审中-公开
简体标题：半导体结构及其制造方法

公开(公告)号：TW201735288A

公开(公告)日：2017-10-01

申请号：TW105144311

申请日：2016-12-30

申请人： 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

发明人： 曹佩華 , TSAO, PEI-HAW , 王建榮 , WANG, CHIEN-JUNG

IPC分类号： H01L23/31 , H01L21/56

CPC分类号： H01L23/3185 , H01L21/56 , H01L24/02 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/02377 , H01L2224/03462 , H01L2224/0401 , H01L2224/05008 , H01L2224/05548 , H01L2224/05569 , H01L2224/10126 , H01L2224/1132 , H01L2224/11334 , H01L2224/11849 , H01L2224/13022 , H01L2224/13023 , H01L2224/13024 , H01L2224/16227 , H01L2224/16238 , H01L2224/81815 , H01L2224/94 , H01L2924/10156 , H01L2924/3512 , H01L2924/00014 , H01L2224/03 , H01L2224/11

摘要： 一種半導體結構包含：一基板，其包括安置於該基板上方之一晶粒墊及安置於該基板上方且環繞該晶粒墊之一鈍化層；一重佈層(RDL)，其包括安置於該鈍化層上方之一介電質層及安置於該介電質層內且與該晶粒墊電連接之一互連結構；一導電凸塊，其安置於該互連結構上方且與該互連結構電連接；及一隔離層，其環繞該基板及該RDL。

简体摘要： 一种半导体结构包含：一基板，其包括安置于该基板上方之一晶粒垫及安置于该基板上方且环绕该晶粒垫之一钝化层；一重布层(RDL)，其包括安置于该钝化层上方之一介电质层及安置于该介电质层内且与该晶粒垫电连接之一互链接构；一导电凸块，其安置于该互链接构上方且与该互链接构电连接；及一隔离层，其环绕该基板及该RDL。

5.

发明专利
半導體裝置之製造方法及半導體晶圓审中-公开
简体标题：半导体设备之制造方法及半导体晶圆

公开(公告)号：TW201732972A

公开(公告)日：2017-09-16

申请号：TW105135877

申请日：2016-11-04

申请人： 瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION

发明人： 太田祐一 , OTA, YUICHI , 喜多賢太郎 , KITA, KENTARO , 大浦雄大 , OURA, TAKEHIRO , 吉田宏平 , YOSHIDA, KOHEI

IPC分类号： H01L21/60 , H01L23/522 , H01L21/768 , H01L21/3205 , H01L21/304 , H01L21/683

CPC分类号： H01L24/94 , H01L21/304 , H01L21/6836 , H01L21/78 , H01L21/823814 , H01L21/823871 , H01L21/823892 , H01L23/544 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/92 , H01L2221/68327 , H01L2221/6834 , H01L2221/68386 , H01L2223/5446 , H01L2224/0218 , H01L2224/0219 , H01L2224/02206 , H01L2224/02215 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/0348 , H01L2224/03828 , H01L2224/0391 , H01L2224/03914 , H01L2224/0401 , H01L2224/05018 , H01L2224/05019 , H01L2224/05022 , H01L2224/05082 , H01L2224/05084 , H01L2224/05147 , H01L2224/05155 , H01L2224/05187 , H01L2224/05562 , H01L2224/05644 , H01L2224/1132 , H01L2224/11334 , H01L2224/1146 , H01L2224/11464 , H01L2224/1181 , H01L2224/11849 , H01L2224/119 , H01L2224/13026 , H01L2224/131 , H01L2224/13294 , H01L2224/133 , H01L2224/92 , H01L2224/94 , H01L2924/04941 , H01L2924/07025 , H01L2224/11 , H01L2924/00014 , H01L2924/014 , H01L2221/68304

摘要： 本發明之課題在於提高半導體裝置之製造成品率。本發明之半導體裝置具備：絕緣膜PSN，其覆蓋複數個接合墊BP；第1保護膜RF1，其在絕緣膜PSN上形成；及第2保護膜RF2，其在第1保護膜RF1上形成。在產品晶片SC1中，經由形成於絕緣膜PSN之第1開口部C1及形成於第1保護膜RF1之第2開口部C2，複數個電極層ML與複數個接合墊BP分別電性連接，經由形成於第2保護膜RF2之第3開口部C3，複數個凸塊電極BE與複數個電極層ML分別電性連接。在虛擬晶片SC2中，具有形成於第1保護膜RF1之第2開口部C2與形成於第2保護膜RF2之第3開口部C3，且絕緣膜PSN在第3開口部C3所重疊之第2開口部C2之底面露出。而且，以覆蓋複數個凸塊電極BE之方式在主面上貼附有保護帶。

简体摘要： 本发明之课题在于提高半导体设备之制造成品率。本发明之半导体设备具备：绝缘膜PSN，其覆盖复数个接合垫BP；第1保护膜RF1，其在绝缘膜PSN上形成；及第2保护膜RF2，其在第1保护膜RF1上形成。在产品芯片SC1中，经由形成于绝缘膜PSN之第1开口部C1及形成于第1保护膜RF1之第2开口部C2，复数个电极层ML与复数个接合垫BP分别电性连接，经由形成于第2保护膜RF2之第3开口部C3，复数个凸块电极BE与复数个电极层ML分别电性连接。在虚拟芯片SC2中，具有形成于第1保护膜RF1之第2开口部C2与形成于第2保护膜RF2之第3开口部C3，且绝缘膜PSN在第3开口部C3所重叠之第2开口部C2之底面露出。而且，以覆盖复数个凸块电极BE之方式在主面上贴附有保护带。