-
公开(公告)号:TWI651810B
公开(公告)日:2019-02-21
申请号:TW104124289
申请日:2015-07-27
申请人: 日商芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 谷口泰弘 , TANIGUCHI, YASUHIRO , 品川裕 , SHINAGAWA, YUTAKA , 葛西秀男 , KASAI, HIDEO , 櫻井良多郎 , SAKURAI, RYOTARO , 戶谷達郎 , TOYA, TATSURO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L21/8239 , G11C11/41 , G11C16/20
-
公开(公告)号:TWI636554B
公开(公告)日:2018-09-21
申请号:TW105136791
申请日:2016-11-11
申请人: 日商芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 野田敏史 , NODA, TOSHIFUMI , 谷口泰弘 , TANIGUCHI, YASUHIRO , 葛西秀男 , KASAI, HIDEO , 加藤貴文 , KATO, TAKAFUMI , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 大和田福夫 , OWADA, FUKUO
IPC分类号: H01L27/115
-
公开(公告)号:TWI608597B
公开(公告)日:2017-12-11
申请号:TW105134942
申请日:2016-10-28
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 大和田福夫 , OWADA, FUKUO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 吉田信司 , YOSHIDA, SHINJI , 谷口泰弘 , TANIGUCHI, YASUHIRO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 葛西秀男 , KASAI, HIDEO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L27/115
CPC分类号: G11C16/04 , H01L27/115 , H01L29/788 , H01L29/792
-
公开(公告)号:TWI597827B
公开(公告)日:2017-09-01
申请号:TW105131527
申请日:2016-09-30
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 大和田福夫 , OWADA, FUKUO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 吉田信司 , YOSHIDA, SHINJI , 谷口泰弘 , TANIGUCHI, YASUHIRO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 葛西秀男 , KASAI, HIDEO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L27/11563 , H01L27/115 , H01L29/788 , G11C16/04
CPC分类号: G11C16/04 , H01L27/115 , H01L29/788 , H01L29/792
-
公开(公告)号:TW201622068A
公开(公告)日:2016-06-16
申请号:TW104133918
申请日:2015-10-15
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 谷口泰弘 , TANIGUCHI, YASUHIRO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 葛西秀男 , KASAI, HIDEO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L21/77 , H01L21/8239 , H01L27/118
CPC分类号: H01L27/11575 , H01L27/1157 , H01L29/66833 , H01L29/7881
摘要: 本發明提出一種半導體積體電路裝置之製造方法及半導體積體電路裝置,該半導體積體電路裝置之製造方法於形成周邊電路區域(ER2)之邏輯閘極電極(G5、G6)之光罩步驟時,亦同時將記憶體電路區域(ER1)之周繞導電層(Ga、Gb)分斷,而可形成電性分離之第1選擇閘極電極(G2a、G2b)及第2選擇閘極電極(G3a、G3b),因此,即便於形成可獨立地控制之第1選擇閘極電極(G2a、G2b)及第2選擇閘極電極(G3a、G3b)之情形時,亦無須除先前之僅對記憶體電路區域進行加工之專用光罩步驟外進而多餘地追加僅對記憶體電路區域(ER1)進行加工之專用光罩步驟,從而可相應地降低製造成本。
简体摘要: 本发明提出一种半导体集成电路设备之制造方法及半导体集成电路设备,该半导体集成电路设备之制造方法于形成周边电路区域(ER2)之逻辑门极电极(G5、G6)之光罩步骤时,亦同时将内存电路区域(ER1)之周绕导电层(Ga、Gb)分断,而可形成电性分离之第1选择闸极电极(G2a、G2b)及第2选择闸极电极(G3a、G3b),因此,即便于形成可独立地控制之第1选择闸极电极(G2a、G2b)及第2选择闸极电极(G3a、G3b)之情形时,亦无须除先前之仅对内存电路区域进行加工之专用光罩步骤外进而多余地追加仅对内存电路区域(ER1)进行加工之专用光罩步骤,从而可相应地降低制造成本。
-
公开(公告)号:TWI612523B
公开(公告)日:2018-01-21
申请号:TW104133904
申请日:2015-10-15
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 品川裕 , SHINAGAWA, YUTAKA , 谷口泰弘 , TANIGUCHI, YASUHIRO , 葛西秀男 , KASAI, HIDEO , 櫻井良多郎 , SAKURAI, RYOTARO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 戶谷達郎 , TOYA, TATSURO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: G11C16/02 , G11C13/00 , H01L21/8239
CPC分类号: H01L29/788 , G11C11/34 , G11C16/0425 , G11C16/0433 , G11C16/08 , H01L27/115 , H01L28/00 , H01L29/792 , H01L45/04
-
公开(公告)号:TW201717322A
公开(公告)日:2017-05-16
申请号:TW105131527
申请日:2016-09-30
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 大和田福夫 , OWADA, FUKUO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 吉田信司 , YOSHIDA, SHINJI , 谷口泰弘 , TANIGUCHI, YASUHIRO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 葛西秀男 , KASAI, HIDEO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L21/8247 , H01L27/115 , H01L29/788 , G11C16/04
CPC分类号: G11C16/04 , H01L27/115 , H01L29/788 , H01L29/792
摘要: 本發明係提供一種與先前相比可減輕於資料讀取動作時因電壓變動而產生之讀取錯誤動作,進而可減低因電壓變動導致之消耗電力增加之非揮發性半導體記憶裝置。當製造不良時,先前會有被施加不同電壓值之可能性高之不同種類之汲極側選擇閘極電極及源極側選擇閘極電極連接而使得非揮發性半導體記憶裝置整體產生電壓變動之情形,相較於此,該非揮發性半導體記憶裝置1可減輕於資料讀取動作時因電壓變動而產生之讀取錯誤動作,進而可減低因意外之電壓變動導致之消耗電力之增加。
简体摘要: 本发明系提供一种与先前相比可减轻于数据读取动作时因电压变动而产生之读取错误动作,进而可减低因电压变动导致之消耗电力增加之非挥发性半导体记忆设备。当制造不良时,先前会有被施加不同电压值之可能性高之不同种类之汲极侧选择闸极电极及源极侧选择闸极电极连接而使得非挥发性半导体记忆设备整体产生电压变动之情形,相较于此,该非挥发性半导体记忆设备1可减轻于数据读取动作时因电压变动而产生之读取错误动作,进而可减低因意外之电压变动导致之消耗电力之增加。
-
公开(公告)号:TW201635302A
公开(公告)日:2016-10-01
申请号:TW105105276
申请日:2016-02-23
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 葛西秀男 , KASAI, HIDEO , 谷口泰弘 , TANIGUCHI, YASUHIRO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 戶谷達郎 , TOYA, TATSURO , 山口貴徳 , YAMAGUCHI, TAKANORI , 大和田福夫 , OWADA, FUKUO , 吉田信司 , YOSHIDA, SHINJI , 畑田輝男 , HATADA, TERUO , 野田敏史 , NODA, TOSHIFUMI , 加藤貴文 , KATO, TAKAFUMI , 村谷哲也 , MURATANI, TETSUYA , 奧山幸祐 , OKUYAMA, KOSUKE
CPC分类号: H01L27/11206 , H01L23/5252 , H01L27/10
摘要: 於半導體記憶裝置(1)中,未使用如先前之控制電路,能夠利用向記憶體電容器(4)之記憶體閘極電極(G)及字元線施加之電壓值,藉由整流元件(3)而阻斷自記憶體閘極電極(G)向字元線施加電壓,如此,無需如先前之選擇性地向記憶體電容器施加電壓之開關電晶體、或進而用以使開關電晶體進行接通斷開動作之開關控制電路,從而可相應地謀求小型化。又,於半導體記憶裝置(1)中,彼此相鄰接之4個反熔絲記憶體(2a6、2a7、2a10、2a11)共用1個位元線觸點(BC15),並且例如彼此相鄰接之4個反熔絲記憶體(2a3、2a4、2a7、2a8)共用1個字元線觸點(WC12),藉此,與針對各反熔絲記憶體而分別個別地設置位元線觸點及字元線觸點之情形相比較,可謀求裝置整體小型化。
简体摘要: 于半导体记忆设备(1)中,未使用如先前之控制电路,能够利用向内存电容器(4)之内存闸极电极(G)及字符线施加之电压值,借由整流组件(3)而阻断自内存闸极电极(G)向字符线施加电压,如此,无需如先前之选择性地向内存电容器施加电压之开关晶体管、或进而用以使开关晶体管进行接通断开动作之开关控制电路,从而可相应地谋求小型化。又,于半导体记忆设备(1)中,彼此相邻接之4个反熔丝内存(2a6、2a7、2a10、2a11)共享1个比特线触点(BC15),并且例如彼此相邻接之4个反熔丝内存(2a3、2a4、2a7、2a8)共享1个字符线触点(WC12),借此,与针对各反熔丝内存而分别个别地设置比特线触点及字符线触点之情形相比较,可谋求设备整体小型化。
-
公开(公告)号:TW201622105A
公开(公告)日:2016-06-16
申请号:TW104133915
申请日:2015-10-15
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 谷口泰弘 , TANIGUCHI, YASUHIRO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 葛西秀男 , KASAI, HIDEO , 櫻井良多郎 , SAKURAI, RYOTARO , 品川裕 , SHINAGAWA, YUTAKA , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L27/06 , H01L21/8239
CPC分类号: H01L21/768 , H01L21/823456 , H01L23/522 , H01L27/088 , H01L27/11565 , H01L27/11573 , H01L29/42344 , H01L29/792 , H01L2924/0002 , H01L2924/00
摘要: 本發明提出一種半導體裝置及其製造方法,即,於半導體裝置(1),以自以與記憶體閘極構造體(4a)相同之構成形成之接點設置構造體(10a)之頂部跨至第1選擇閘極電極(G2a)之方式設置有接點(C5a),因此,不存在如先前般覆蓋至記憶體閘極構造體(110)之頂部之覆蓋部(102b)(圖13),可相應地縮短至上層之配線層為止之距離而可減小縱橫比,如此一來,可防止接觸電阻值增大,又,不存在如先前般覆蓋至記憶體閘極構造體(110)之頂部之覆蓋部(102b),亦可相應地使接點設置構造體(10a)與上層之配線層遠離,因此,可防止與上層之配線層之接觸不良。
简体摘要: 本发明提出一种半导体设备及其制造方法,即,于半导体设备(1),以自以与内存闸极构造体(4a)相同之构成形成之接点设置构造体(10a)之顶部跨至第1选择闸极电极(G2a)之方式设置有接点(C5a),因此,不存在如先前般覆盖至内存闸极构造体(110)之顶部之覆盖部(102b)(图13),可相应地缩短至上层之配线层为止之距离而可减小纵横比,如此一来,可防止接触电阻值增大,又,不存在如先前般覆盖至内存闸极构造体(110)之顶部之覆盖部(102b),亦可相应地使接点设置构造体(10a)与上层之配线层远离,因此,可防止与上层之配线层之接触不良。
-
公开(公告)号:TW201611196A
公开(公告)日:2016-03-16
申请号:TW104119865
申请日:2015-06-18
申请人: 芙洛提亞股份有限公司 , FLOADIA CORPORATION
发明人: 谷口泰弘 , TANIGUCHI, YASUHIRO , 川嶋泰彥 , KAWASHIMA, YASUHIKO , 葛西秀男 , KASAI, HIDEO , 品川裕 , SHINAGAWA, YUTAKA , 櫻井良多郎 , SAKURAI, RYOTARO , 奧山幸祐 , OKUYAMA, KOSUKE
IPC分类号: H01L21/8247 , H01L21/336 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号: H01L27/11521 , H01L23/5226 , H01L23/528 , H01L27/11519 , H01L27/11565 , H01L27/1157 , H01L29/0684 , H01L29/1087
摘要: 本發明提出一種非揮發性半導體記憶裝置,其可與先前同樣地實現記憶胞之高速動作,並且可抑制因絕緣層內之可動電荷停留於浮動閘極而產生的記憶胞之閾值電壓之變動。 於非揮發性半導體記憶裝置1中,在浮動閘極10a、10b周邊設置可動電荷收集元件層24、25、26、27、可動電荷收集接點CC1、CC2、CC3、CC4、可動電荷收集第1佈線層32、可動電荷收集層間接點33、及可動電荷收集第2佈線層35。藉此,在非揮發性半導體記憶裝置1中,不使活性區域之各面積增加,而減少集聚於浮動閘極10a、10b之可動電荷之數量,故而可與先前同樣地實現記憶胞2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l之高速動作,並且可抑制因絕緣層37內之可動電荷停留於浮動閘極10a、10b而產生的記憶胞2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l之閾值電壓之變動。
简体摘要: 本发明提出一种非挥发性半导体记忆设备,其可与先前同样地实现记忆胞之高速动作,并且可抑制因绝缘层内之可动电荷停留于浮动闸极而产生的记忆胞之阈值电压之变动。 于非挥发性半导体记忆设备1中,在浮动闸极10a、10b周边设置可动电荷收集组件层24、25、26、27、可动电荷收集接点CC1、CC2、CC3、CC4、可动电荷收集第1布线层32、可动电荷收集层间接点33、及可动电荷收集第2布线层35。借此,在非挥发性半导体记忆设备1中,不使活性区域之各面积增加,而减少集聚于浮动闸极10a、10b之可动电荷之数量,故而可与先前同样地实现记忆胞2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l之高速动作,并且可抑制因绝缘层37内之可动电荷停留于浮动闸极10a、10b而产生的记忆胞2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l之阈值电压之变动。
-
-
-
-
-
-
-
-
-