-
公开(公告)号：TWI625725B
公开(公告)日：2018-06-01
申请号：TW102137127
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
IPC分类号： G11C13/00
-
公开(公告)号：TW201528277A
公开(公告)日：2015-07-16
申请号：TW103145824
申请日：2014-12-26
发明人： 李 文斯頓 , LEE, WINSTON , 尙 文海 , SON, MOON-HAE , 李 彼得 , LEE, PETER
CPC分类号： G11C11/419 , G11C11/412 , G11C11/413 , G11C29/12005 , G11C29/50 , G11C29/52 , G11C2029/0409
摘要： 實施例包含一種方法，其包括：接收一第一電壓；以及在測試一記憶體單元時：修改該第一電壓以產生不同於該第一電壓之一第二電壓；及基於(i)將該第二電壓施加至該記憶體單元之一電晶體陣列及(ii)將該第一電壓施加至該記憶體單元，對該記憶體單元執行一第一讀取操作。
简体摘要： 实施例包含一种方法，其包括：接收一第一电压；以及在测试一内存单元时：修改该第一电压以产生不同于该第一电压之一第二电压；及基于(i)将该第二电压施加至该内存单元之一晶体管数组及(ii)将该第一电压施加至该内存单元，对该内存单元运行一第一读取操作。
-
公开(公告)号：TW201435874A
公开(公告)日：2014-09-16
申请号：TW102138479
申请日：2013-10-24
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER , 常潤滋 , CHANG, RUNZI
CPC分类号： G11C13/0069 , G11C11/16 , G11C13/00 , G11C13/0033 , G11C13/004 , G11C29/50008 , G11C2013/0076 , G11C2013/0083
摘要： 一種記憶體，包括記憶體單元陣列、第一模組和第二模組。第一模組被配置為將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第二模組被配置為在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。
简体摘要： 一种内存，包括内存单元数组、第一模块和第二模块。第一模块被配置为将内存单元的第一状态与基准进行比较。内存单元处于内存单元数组中。第二模块被配置为在内存单元的读取周期或者写入周期之后并且基于比较，重新形成内存单元以调节内存单元的第一状态与第二状态之间的差值。
-
公开(公告)号：TWI620357B
公开(公告)日：2018-04-01
申请号：TW102146176
申请日：2013-12-13
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： H01L45/04 , H01L27/2436 , H01L27/2463 , H01L45/1233 , H01L45/1675
-
公开(公告)号：TWI601135B
公开(公告)日：2017-10-01
申请号：TW102139583
申请日：2013-10-31
发明人： 李 彼得 , LEE, PETER , 李 溫斯頓 , LEE, WINSTON
IPC分类号： G11C11/412 , G11C11/417
CPC分类号： G11C11/419 , G11C11/412
-
公开(公告)号：TW201432686A
公开(公告)日：2014-08-16
申请号：TW102139579
申请日：2013-10-31
发明人： 李 文斯頓 , LEE, WINSTON , 李 彼特 , LEE, PETER
IPC分类号： G11C11/417 , G11C7/12 , G11C8/08
CPC分类号： G11C11/412 , G11C7/12 , G11C8/08 , G11C11/417 , G11C11/419
摘要： 一種記憶體系統，包括第一記憶體單元和第二記憶體單元。第一記憶體單元中的每個第一記憶體單元包括第一和第二傳輸門，第一和第二傳輸門包括NMOS電晶體。第二記憶體單元中的每個第二記憶體單元包括第一和第二傳輸門，第一和第二傳輸門包括PMOS電晶體。第一記憶體單元由電壓供應的一個極預充電。第二記憶體單元由電壓供應的相反極預充電。
简体摘要： 一种内存系统，包括第一内存单元和第二内存单元。第一内存单元中的每个第一内存单元包括第一和第二传输门，第一和第二传输门包括NMOS晶体管。第二内存单元中的每个第二内存单元包括第一和第二传输门，第一和第二传输门包括PMOS晶体管。第一内存单元由电压供应的一个极预充电。第二内存单元由电压供应的相反极预充电。
-
公开(公告)号：TWI612520B
公开(公告)日：2018-01-21
申请号：TW102137138
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： G11C7/065 , G11C7/06 , G11C7/067 , G11C7/1057 , G11C7/106 , G11C11/1653 , G11C11/1673 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C29/026
-
公开(公告)号：TW201727722A
公开(公告)日：2017-08-01
申请号：TW105136722
申请日：2016-11-10
发明人： 常 潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON
IPC分类号： H01L21/28 , H01L21/322 , H01L21/56 , H01L21/67 , H01L25/18 , H01L27/108
CPC分类号： H01L25/18 , H01L21/28185 , H01L21/3221 , H01L21/565 , H01L21/568 , H01L21/67017 , H01L21/67109 , H01L21/67126 , H01L24/20 , H01L24/96 , H01L24/97 , H01L25/50 , H01L27/10873 , H01L2224/04105 , H01L2224/12105 , H01L2224/24137 , H01L2924/10253 , H01L2924/1436 , H01L2924/37001
摘要： 本公開包括與提高多晶片集成工藝中的產量的方法和系統相關的系統和技術。在一些實施方式中，該方法包括：在室中提供支撐在載體上的第一積體電路晶片和第二積體電路晶片；使模制化合物流動以覆蓋第一積體電路晶片、第二積體電路晶片和載體；以及使形成氣體流動到室中，同時固化模制化合物。
简体摘要： 本公开包括与提高多芯片组成工艺中的产量的方法和系统相关的系统和技术。在一些实施方式中，该方法包括：在室中提供支撑在载体上的第一集成电路芯片和第二集成电路芯片；使模制化合物流动以覆盖第一集成电路芯片、第二集成电路芯片和载体；以及使形成气体流动到室中，同时固化模制化合物。
-
公开(公告)号：TW201447887A
公开(公告)日：2014-12-16
申请号：TW102139583
申请日：2013-10-31
发明人： 李 彼得 , LEE, PETER , 李 溫斯頓 , LEE, WINSTON
IPC分类号： G11C11/412 , G11C11/417
CPC分类号： G11C11/419 , G11C11/412
摘要： 一種靜態隨機存取記憶體(SRAM)單元，包括第一和第二n溝道電晶體、第一和第二p溝道電晶體、第一和第二使能電晶體以及第一和第二傳輸門。第一n溝道電晶體、第一p溝道電晶體和第一使能電晶體串聯連接於第一與第二參考電勢之間。第二n溝道電晶體、第二p溝道電晶體和第二使能電晶體串聯連接於第一與第二參考電勢之間。第一傳輸門被配置為將第一位線選擇性地連接到第一節點。第一節點連接到第一n溝道電晶體的柵極和第一p溝道電晶體的柵極。第二傳輸門被配置為將第二位線選擇性地連接到第二節點。第二節點連接到第二n溝道電晶體的柵極和第二p溝道電晶體的柵極。
简体摘要： 一种静态随机存取内存(SRAM)单元，包括第一和第二n沟道晶体管、第一和第二p沟道晶体管、第一和第二使能晶体管以及第一和第二传输门。第一n沟道晶体管、第一p沟道晶体管和第一使能晶体管串联连接于第一与第二参考电势之间。第二n沟道晶体管、第二p沟道晶体管和第二使能晶体管串联连接于第一与第二参考电势之间。第一传输门被配置为将第一位线选择性地连接到第一节点。第一节点连接到第一n沟道晶体管的栅极和第一p沟道晶体管的栅极。第二传输门被配置为将第二位线选择性地连接到第二节点。第二节点连接到第二n沟道晶体管的栅极和第二p沟道晶体管的栅极。
-
公开(公告)号：TW201432689A
公开(公告)日：2014-08-16
申请号：TW102137138
申请日：2013-10-15
发明人： 蘇塔亞 潘塔司 , SUTARDJA, PANTAS , 吳 艾伯特 , WU, ALBERT , 常潤滋 , CHANG, RUNZI , 李 溫士頓 , LEE, WINSTON , 李 彼得 , LEE, PETER
CPC分类号： G11C7/065 , G11C7/06 , G11C7/067 , G11C7/1057 , G11C7/106 , G11C11/1653 , G11C11/1673 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C29/026
摘要： 一種記憶體包括模組和解複用器。模組被配置為監控感測放大器的輸出。感測放大器的輸出中的每個輸出被配置為處於第一狀態或者第二狀態。模組被配置為確定感測放大器的輸出中的兩個或者更多輸出處於相同狀態。相同狀態是第一狀態或者第二狀態。模組被配置為輸出感測放大器的兩個或者更多輸出的狀態。解複用器被配置為向鎖存器提供感測放大器的兩個或者更多輸出的狀態。
简体摘要： 一种内存包括模块和解复用器。模块被配置为监控传感放大器的输出。传感放大器的输出中的每个输出被配置为处于第一状态或者第二状态。模块被配置为确定传感放大器的输出中的两个或者更多输出处于相同状态。相同状态是第一状态或者第二状态。模块被配置为输出传感放大器的两个或者更多输出的状态。解复用器被配置为向锁存器提供传感放大器的两个或者更多输出的状态。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.02 秒)
