-
1.发明专利半導體封裝件之散熱模組化結構及其製法 HEAT-DISSIPATING MODULARIZED STRUCTURE OF A SEMICONDUCTOR PACKAGE AND METHOD OF FORMING THE SAME 审中-公开半导体封装件之散热模块化结构及其制法 HEAT-DISSIPATING MODULARIZED STRUCTURE OF A SEMICONDUCTOR PACKAGE AND METHOD OF FORMING THE SAME
公开(公告)号：TW200935568A
公开(公告)日：2009-08-16
申请号：TW097104496
申请日：2008-02-05
发明人： 程呂義 CHEN, LU YI
IPC分类号： H01L
CPC分类号： H01L2224/50 , H01L2224/73204 , H01L2224/73253 , H01L2224/97
摘要： 一種半導體封裝件之散熱模組化結構及其製法,係提供至少一包含有晶片承載件、接置於該晶片承載件上之半導體晶片、及接置於該半導體晶片上之第一散熱件的半導體封裝件,以將該半導體封裝件藉由其晶片承載件而電性連接至一外部電子裝置上,再將至少一第二散熱件組設於該半導體封裝件之第一散熱件,其中該第二散熱件之尺寸係大於該第一散熱件之尺寸,俾透過模組化方式結合該半導體封裝件、第一散熱件、外部電子裝置及第二散熱件,以提升半導體封裝件之散熱效率。
简体摘要： 一种半导体封装件之散热模块化结构及其制法,系提供至少一包含有芯片承载件、接置于该芯片承载件上之半导体芯片、及接置于该半导体芯片上之第一散热件的半导体封装件,以将该半导体封装件借由其芯片承载件而电性连接至一外部电子设备上,再将至少一第二散热件组设于该半导体封装件之第一散热件,其中该第二散热件之尺寸系大于该第一散热件之尺寸,俾透过模块化方式结合该半导体封装件、第一散热件、外部电子设备及第二散热件,以提升半导体封装件之散热效率。
-
2.发明专利導線架式半導體裝置及其導線架 LEADFRAME-BASED SEMICONDUCTOR DEVICE AND LEADFRAME THEREOF 审中-公开导线架式半导体设备及其导线架 LEADFRAME-BASED SEMICONDUCTOR DEVICE AND LEADFRAME THEREOF
公开(公告)号：TW200931619A
公开(公告)日：2009-07-16
申请号：TW097100956
申请日：2008-01-10
发明人： 賴雅怡 LAI, YA YI , 邱淑枝 CHIU, SHU CHIH
IPC分类号： H01L
CPC分类号： H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/49109 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
摘要： 一種導線架式半導體裝置及其導線架,係提供一具有複數信號導腳、接地導腳及電源導腳之導線架,並使複數之接地導腳(或電源導腳)共同構成一晶片接置區,且將其餘之該些信號導腳及電源導腳(或接地導腳)分佈於該晶片接置區周圍,藉以獨立該些接地導腳或電源導腳,以改善接地彈跳問題,强化電性功能,同時使該晶片接置區內之接地導腳(或電源導腳)尺寸大於設於該晶片接置區周圍之信號導腳及電源導腳(或接地導腳)尺寸,以提供設於該晶片接置區上之半導體晶片良好散熱功能。
简体摘要： 一种导线架式半导体设备及其导线架,系提供一具有复数信号导脚、接地导脚及电源导脚之导线架,并使复数之接地导脚(或电源导脚)共同构成一芯片接置区,且将其余之该些信号导脚及电源导脚(或接地导脚)分布于该芯片接置区周围,借以独立该些接地导脚或电源导脚,以改善接地弹跳问题,强化电性功能,同时使该芯片接置区内之接地导脚(或电源导脚)尺寸大于设于该芯片接置区周围之信号导脚及电源导脚(或接地导脚)尺寸,以提供设于该芯片接置区上之半导体芯片良好散热功能。
-
3.发明专利多晶片堆疊結構及其製法 MULTIPLE CHIPS STACK STRUCTURE AND METHOD FOR FABRICATING THE SAME 审中-公开多芯片堆栈结构及其制法 MULTIPLE CHIPS STACK STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200924082A
公开(公告)日：2009-06-01
申请号：TW096145521
申请日：2007-11-30
IPC分类号： H01L
CPC分类号： H01L25/50 , H01L21/56 , H01L23/3107 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/85 , H01L25/0657 , H01L25/18 , H01L2224/05554 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/83 , H01L2224/858 , H01L2224/8592 , H01L2225/06506 , H01L2225/0651 , H01L2225/06555 , H01L2225/06562 , H01L2225/06575 , H01L2924/00014 , H01L2924/01033 , H01L2924/01082 , H01L2924/1436 , H01L2924/1438 , H01L2924/15311 , H01L2924/15313 , H01L2924/15321 , H01L2924/15323 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要： 一種多晶片堆疊結構及其製法,係將包含有複數第一晶片之第一晶片組以階狀方式接置於一晶片承載件上,並於該第一晶片組最頂層之第一晶片上接置第二晶片,以透過銲線使該第一及第二晶片電性連接至該晶片承載件,再利用膠膜包線技術(Film over Wire, FOW)將一第三晶片間隔一絕緣膠膜堆疊於該第一及第二晶片上,並使該絕緣膠膜包覆該第一晶片組最頂層之第一晶片部分銲線端及至少部分第二晶片,且透過銲線電性連接該第三晶片及晶片承載件,藉以避免習知將平面尺寸遠小於第一晶片之第二晶片直接堆疊於複數第一晶片上時,增加整體結構高度及銲線作業困難度問題。
简体摘要： 一种多芯片堆栈结构及其制法,系将包含有复数第一芯片之第一芯片组以阶状方式接置于一芯片承载件上,并于该第一芯片组最顶层之第一芯片上接置第二芯片,以透过焊线使该第一及第二芯片电性连接至该芯片承载件,再利用胶膜包线技术(Film over Wire, FOW)将一第三芯片间隔一绝缘胶膜堆栈于该第一及第二芯片上,并使该绝缘胶膜包覆该第一芯片组最顶层之第一芯片部分焊线端及至少部分第二芯片,且透过焊线电性连接该第三芯片及芯片承载件,借以避免习知将平面尺寸远小于第一芯片之第二芯片直接堆栈于复数第一芯片上时,增加整体结构高度及焊线作业困难度问题。
-
4.发明专利散熱型半導體封裝件及其散熱結構 SEMICONDUCTOR PACKAGE WITH HEAT-DISSIPATING STRUCTURE 有权散热型半导体封装件及其散热结构 SEMICONDUCTOR PACKAGE WITH HEAT-DISSIPATING STRUCTURE
公开(公告)号：TWI309881B
公开(公告)日：2009-05-11
申请号：TW095126659
申请日：2006-07-21
IPC分类号： H01L
CPC分类号： H01L23/4334 , H01L24/48 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 一種散熱型半導體封裝件及其散熱結構,該散熱結構包括有散熱體,該散熱體具有一外露出半導體封裝件中用以包覆半導體晶片之封裝膠體的外表面;形成於該外表面邊緣且自外向內形成有複數個連續且深度遞減之凹部;以及一洩壓溝槽,係鄰設於該最內側之凹部,且該洩壓溝槽之深度係大於該最內側之凹部深度,以供封裝化合物由散熱體邊緣向內流入該些凹部時,能快速吸收封裝模具之熱量而增加黏度並減緩流動性,同時使殘留於該些凹部內之空氣受擠壓至該洩壓溝槽時,可有效利用該洩壓溝槽迅速釋壓,俾可避免造成溢膠以及樹脂溢流(Resin bleeding)問題。
简体摘要： 一种散热型半导体封装件及其散热结构,该散热结构包括有散热体,该散热体具有一外露出半导体封装件中用以包覆半导体芯片之封装胶体的外表面;形成于该外表面边缘且自外向内形成有复数个连续且深度递减之凹部;以及一泄压沟槽,系邻设于该最内侧之凹部,且该泄压沟槽之深度系大于该最内侧之凹部深度,以供封装化合物由散热体边缘向内流入该些凹部时,能快速吸收封装模具之热量而增加黏度并减缓流动性,同时使残留于该些凹部内之空气受挤压至该泄压沟槽时,可有效利用该泄压沟槽迅速释压,俾可避免造成溢胶以及树脂溢流(Resin bleeding)问题。
-
5.发明专利
公开(公告)号：TWI306221B
公开(公告)日：2009-02-11
申请号：TW095132129
申请日：2006-08-31
IPC分类号： G06K
摘要： 一種記憶卡半導體裝置,係包括有封裝單元及用以容置該封裝單元之外殼體,該封裝單元包含有承載件、接置於承載件上之半導體晶片及形成於該承載件上用以包覆該半導體晶片之封裝膠體,且該封裝單元表面具有至少一第一結合部,同時該外殼體具有至少一與第一結合部相對之第二結合部,俾藉由兩者之結合,以固定該封裝單元於該外殼體中,避免習知須以後蓋封住該外殼體開口,並且無法縮小封裝單元,所導致製程成本及組裝工時之增加及後蓋鬆脫所造成該記憶卡半導體裝置損壞等缺失。
简体摘要： 一种记忆卡半导体设备,系包括有封装单元及用以容置该封装单元之外壳体,该封装单元包含有承载件、接置于承载件上之半导体芯片及形成于该承载件上用以包覆该半导体芯片之封装胶体,且该封装单元表面具有至少一第一结合部,同时该外壳体具有至少一与第一结合部相对之第二结合部,俾借由两者之结合,以固定该封装单元于该外壳体中,避免习知须以后盖封住该外壳体开口,并且无法缩小封装单元,所导致制程成本及组装工时之增加及后盖松脱所造成该记忆卡半导体设备损坏等缺失。
-
6.发明专利具矽通道之多晶片堆疊結構及其製法 MULTI-CHIP STACK STRUCTURE HAVING SILICON CHANNEL AND METHOD FOR FABRICATING THE SAME 审中-公开具硅信道之多芯片堆栈结构及其制法 MULTI-CHIP STACK STRUCTURE HAVING SILICON CHANNEL AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200905764A
公开(公告)日：2009-02-01
申请号：TW096127941
申请日：2007-07-31
发明人： 江政嘉 CHIANG, CHENG CHIANG , 黃建屏 HUANG, CHIEN PING , 張錦煌 CHANG, CHIN HUANG , 邱啓新 CHIU, CHI HSIN , 黃榮彬 HUANG, JUNG PIN
IPC分类号： H01L
CPC分类号： H01L29/0657 , H01L23/481 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2224/05001 , H01L2224/05023 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05568 , H01L2224/14181 , H01L2224/16 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/73204 , H01L2224/94 , H01L2224/97 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2924/00014 , H01L2924/01079 , H01L2224/81 , H01L2924/00012 , H01L2224/05599
摘要： 一種具矽通道之多晶片堆疊結構及其製法,係提供一包含有複數第一晶片之晶圓,各該第一晶片之第一表面形成有複數孔洞,且該孔洞形成有金屬柱及銲墊,以構成矽通道結構,相對該第一晶片第二表面形成有至少一外露出該矽通道之金屬柱的凹槽,以將至少一第二晶片堆疊於該第一晶片上且容置於該凹槽中,並電性連接至外露出該凹槽之該矽通道之金屬柱,接著於該凹槽中填充包覆第二晶片之絕緣材料,再於該第一晶片第一表面之銲墊上植設導電元件,並進行晶圓切割及拾取作業,以將堆疊之第二與第一晶片透過該導電元件而接置並電性連接至晶片承載件上,俾利用未經整體薄化之包含有複數第一晶片之晶圓作為製程中之承載架構,藉以避免習知垂直堆疊複數晶片及接置於晶片承載件上時須多次使用載板及膠黏層,所產生製程繁雜、成本高以及膠黏層污染等問題。
简体摘要： 一种具硅信道之多芯片堆栈结构及其制法,系提供一包含有复数第一芯片之晶圆,各该第一芯片之第一表面形成有复数孔洞,且该孔洞形成有金属柱及焊垫,以构成硅信道结构,相对该第一芯片第二表面形成有至少一外露出该硅信道之金属柱的凹槽,以将至少一第二芯片堆栈于该第一芯片上且容置于该凹槽中,并电性连接至外露出该凹槽之该硅信道之金属柱,接着于该凹槽中填充包覆第二芯片之绝缘材料,再于该第一芯片第一表面之焊垫上植设导电组件,并进行晶圆切割及十取作业,以将堆栈之第二与第一芯片透过该导电组件而接置并电性连接至芯片承载件上,俾利用未经整体薄化之包含有复数第一芯片之晶圆作为制程中之承载架构,借以避免习知垂直堆栈复数芯片及接置于芯片承载件上时须多次使用载板及胶黏层,所产生制程繁杂、成本高以及胶黏层污染等问题。
-
7.发明专利多晶片堆疊結構及其製法 MULTICHIP STACK STRUCTURE AND METHOD FOR FABRICATING THE SAME 审中-公开多芯片堆栈结构及其制法 MULTICHIP STACK STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200903662A
公开(公告)日：2009-01-16
申请号：TW096125512
申请日：2007-07-13
发明人： 劉正仁 LIU, CHUNG LUN , 黃榮彬 HUANG, JUNG PIN , 張錦煌 CHANG, CHIN HUANG , 黃致明 HUANG, CHIH MING , 蕭承旭 HSIAO, CHENG HSU
IPC分类号： H01L
CPC分类号： H01L25/0652 , H01L25/18 , H01L2224/32145 , H01L2224/48227 , H01L2224/73215 , H01L2224/73265 , H01L2224/92247 , H01L2225/06562 , H01L2924/00012
摘要： 一種多晶片堆疊結構及其製法,係提供一具相對第一及第二表面之晶片承載件,以將至少一第一及第二晶片接置於該晶片承載件第一表面,並透過銲線電性連接至該晶片承載件,再將至少一第三晶片間隔一膠膜(film)而堆疊於該第一及第二晶片上,其中該第三晶片係呈階狀方式接置於該第一晶片上,並使該膠膜至少包覆連接至該第二晶片之部分銲線端,接著透過銲線電性連接該第三晶片及晶片承載件,俾可在第三晶片上持續以階狀方式堆疊更多晶片,進而提升電性功能。
简体摘要： 一种多芯片堆栈结构及其制法,系提供一具相对第一及第二表面之芯片承载件,以将至少一第一及第二芯片接置于该芯片承载件第一表面,并透过焊线电性连接至该芯片承载件,再将至少一第三芯片间隔一胶膜(film)而堆栈于该第一及第二芯片上,其中该第三芯片系呈阶状方式接置于该第一芯片上,并使该胶膜至少包覆连接至该第二芯片之部分焊线端,接着透过焊线电性连接该第三芯片及芯片承载件,俾可在第三芯片上持续以阶状方式堆栈更多芯片,进而提升电性功能。
-
8.发明专利半導體裝置之料匣結構 MATERIAL RECEPTACLE FOR SEMICONDUCTOR DEVICE 失效半导体设备之料匣结构 MATERIAL RECEPTACLE FOR SEMICONDUCTOR DEVICE
公开(公告)号：TWI304627B
公开(公告)日：2008-12-21
申请号：TW095123096
申请日：2006-06-27
发明人： 劉鴻汶 LIU, HUNG WEN , 江連成 CHIANG, LIEN CHEN , 林明正 LIN, M. C. , 蔡文山 TSAI, WEN SHAN , 蔡金松 TSAI, CHIN SUNG
IPC分类号： H01L
摘要： 一種半導體裝置之料匣結構,係包括:具有至少一開口之箱體,於該開口處之箱體外表面設有偏移導槽,而該箱體中係插置排放有承載板;以及設於該箱體開口處之滑蓋,且該滑蓋上設有導板,俾使該導板於偏移導槽中滑移而開啓箱體開口時,該滑蓋得以遠離該開口處以避免碰撞該承載板,相對該導板於偏移導槽中滑移而關閉箱體開口時,得以使該滑蓋貼近該開口處,以避免搬運過程中造成承載板滑移。
简体摘要： 一种半导体设备之料匣结构,系包括:具有至少一开口之箱体,于该开口处之箱体外表面设有偏移导槽,而该箱体中系插置排放有承载板;以及设于该箱体开口处之滑盖,且该滑盖上设有导板,俾使该导板于偏移导槽中滑移而开启箱体开口时,该滑盖得以远离该开口处以避免碰撞该承载板,相对该导板于偏移导槽中滑移而关闭箱体开口时,得以使该滑盖贴近该开口处,以避免搬运过程中造成承载板滑移。
-
9.发明专利散熱型封裝結構及其製法 HEAT DISSIPATION TYPE PACKAGE STRUCTURE AND FABRICATION METHOD THEREOF 审中-公开散热型封装结构及其制法 HEAT DISSIPATION TYPE PACKAGE STRUCTURE AND FABRICATION METHOD THEREOF
公开(公告)号：TW200849515A
公开(公告)日：2008-12-16
申请号：TW096121275
申请日：2007-06-13
IPC分类号： H01L
CPC分类号： H01L23/4334 , H01L21/565 , H01L23/3121 , H01L23/3128 , H01L23/3135 , H01L24/48 , H01L2224/16225 , H01L2224/4824 , H01L2224/73204 , H01L2224/73215 , H01L2924/00011 , H01L2924/00014 , H01L2924/01019 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H01L2224/0401 , H01L2224/45099
摘要： 一種散熱型封裝結構及其製法,係將半導體晶片以其主動面接置並電性連接至晶片承載件,且於該晶片承載件上接置一具散熱部及支撐部之散熱件,以供半導體晶片容置於該散熱部及支撐部所形成之容置空間中,其中該散熱部形成有對應於半導體晶片之開孔,接著形成一用以包覆該半導體晶片及散熱件的封裝膠體,再薄化該封裝膠體以移除該半導體晶片上之封裝膠體,以使該半導體晶片非主動面及散熱部頂面外露出該封裝膠體,俾透過簡化製程步驟及成本的方式製得散熱型封裝結構,同時避免習知封裝模壓製程中壓損晶片問題。
简体摘要： 一种散热型封装结构及其制法,系将半导体芯片以其主动面接置并电性连接至芯片承载件,且于该芯片承载件上接置一具散热部及支撑部之散热件,以供半导体芯片容置于该散热部及支撑部所形成之容置空间中,其中该散热部形成有对应于半导体芯片之开孔,接着形成一用以包覆该半导体芯片及散热件的封装胶体,再薄化该封装胶体以移除该半导体芯片上之封装胶体,以使该半导体芯片非主动面及散热部顶面外露出该封装胶体,俾透过简化制程步骤及成本的方式制得散热型封装结构,同时避免习知封装模压制程中压损芯片问题。
-
10.发明专利堆疊式封裝結構及其製法 STACKABLE PACKAGE STRUCTURE AND FABRICATION METHOD THEREOF 审中-公开堆栈式封装结构及其制法 STACKABLE PACKAGE STRUCTURE AND FABRICATION METHOD THEREOF
公开(公告)号：TW200847304A
公开(公告)日：2008-12-01
申请号：TW096117702
申请日：2007-05-18
发明人： 蔡和易 TSAI, HO YI , 黃建屏 HUANG, CHIEN PING , 黃榮彬 HUANG, JUNG PIN , 張錦煌 CHANG, CHIN HUANG , 蕭承旭 HSIAO, CHENG HSU
IPC分类号： H01L
CPC分类号： H01L23/49816 , H01L24/48 , H01L24/73 , H01L25/105 , H01L2224/1134 , H01L2224/1308 , H01L2224/1411 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01079 , H01L2924/15174 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/3511 , H05K3/3436 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 一種堆疊式封裝結構及其製法,係提供一表面設有複數堆疊銲墊之基板,以於該基板上電性連接至少一半導體晶片,並形成包覆該半導體晶片且外露出該些堆疊銲墊之封裝膠體,以構成下層半導體封裝件,接著於至少一堆疊銲墊上利用打線方式形成導電凸塊,以供至少一上層半導體封件透過銲球而接置於該下層半導體封裝件之導電凸塊及堆疊銲墊上,其中該銲球與該導電凸塊之堆疊高度係大於下層半導體封裝件之封裝膠體高度,俾構成堆疊式封裝結構,藉以在堆疊細線路半導體封裝件或在上、下層半導體封裝件因製程應力發生翹曲時,得以透過該導電凸塊填補銲球潰縮後高度之不足,而使該銲球得以有效接觸及濕潤於該下層半導體封裝件之基板上。
简体摘要： 一种堆栈式封装结构及其制法,系提供一表面设有复数堆栈焊垫之基板,以于该基板上电性连接至少一半导体芯片,并形成包覆该半导体芯片且外露出该些堆栈焊垫之封装胶体,以构成下层半导体封装件,接着于至少一堆栈焊垫上利用打线方式形成导电凸块,以供至少一上层半导体封件透过焊球而接置于该下层半导体封装件之导电凸块及堆栈焊垫上,其中该焊球与该导电凸块之堆栈高度系大于下层半导体封装件之封装胶体高度,俾构成堆栈式封装结构,借以在堆栈细线路半导体封装件或在上、下层半导体封装件因制程应力发生翘曲时,得以透过该导电凸块填补焊球溃缩后高度之不足,而使该焊球得以有效接触及湿润于该下层半导体封装件之基板上。
-
-
-
-
-
-
-
-
-
搜索结果
575 条记录 (耗时 0.053 秒)
