公开(公告)号：TW201743324A

公开(公告)日：2017-12-16

申请号：TW106106022

申请日：2017-02-23

申请人： ARM股份有限公司 ,  ARM LIMITED

发明人： 桑德胡 巴爾S ,  SANDHU, BAL S. ,  派卓克 西扎里 ,  PIETRZYK, CEZARY ,  阿金 羅伯特坎貝爾 ,  AITKEN, ROBERT CAMPBELL ,  拉鐵摩爾 喬治麥克內爾 ,  LATTIMORE, GEORGE MCNEIL

IPC分类号： G11C7/06 ,  G11C7/22 ,  H03F3/45

CPC分类号： G11C7/222 ,  G11C7/062 ,  G11C7/08 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0042 ,  G11C2013/0045 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/15 ,  H03F3/45179 ,  H03F2200/222 ,  H03F2200/471 ,  H03F2203/45044

摘要： 廣義而言，本技術的實施例提供一種放大電路，放大電路包括感測放大器及至少一個相關電子開關(CES)，相關電子開關經配置以將信號提供到感測放大器。感測放大器取決於由CES元件所提供的信號來輸出輸入信號的放大版本。由CES元件所提供的信號取決於CES材料的狀態。CES元件將穩定的阻抗提供到感測放大器，如此可以改良來自位元線的讀取資料的可靠性，並減少在讀取期間所帶來的錯誤數目。

简体摘要： 广义而言，本技术的实施例提供一种放大电路，放大电路包括传感放大器及至少一个相关电子开关(CES)，相关电子开关经配置以将信号提供到传感放大器。传感放大器取决于由CES组件所提供的信号来输出输入信号的放大版本。由CES组件所提供的信号取决于CES材料的状态。CES组件将稳定的阻抗提供到传感放大器，如此可以改良来自比特线的读取数据的可靠性，并减少在读取期间所带来的错误数目。

公开(公告)号：TWI560918B

公开(公告)日：2016-12-01

申请号：TW103135722

申请日：2014-10-15

申请人： 國立中山大學 ,  NATIONAL SUN YAT-SEN UNIVERSITY

发明人： 張鼎張 ,  CHANG, TING CHANG ,  張冠張 ,  CHANG, KUAN CHANG ,  蔡宗鳴 ,  TSAI, TSUNG MING ,  朱天健 ,  CHU, TIAN JIAN ,  潘致宏 ,  PAN, CHIH HUNG

IPC分类号： H01L45/00 ,  H01L21/8239

CPC分类号： H01L45/146 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/15 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/145

公开(公告)号：TW201637008A

公开(公告)日：2016-10-16

申请号：TW104136849

申请日：2015-11-09

申请人： 惠普發展公司有限責任合夥企業 ,  HEWLETT-PACKARD DEVELOPMENT COMPANY, L. P.

发明人： 謝 隆燁 ,  CHIA, LEONG YAP ,  葛 寧 ,  GE, NING ,  黃 慧敏 ,  WONG, WAI MUN

IPC分类号： G11C11/15 ,  G11C13/00

CPC分类号： G11C13/0038 ,  B41J2/04541 ,  B41J2/04586 ,  B41J2/17546 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/15 ,  G11C2213/74 ,  G11C2213/79

摘要： 一電路包含一輸入、一接地、一第一開關、一第二開關及一雙極性憶阻器。

简体摘要： 一电路包含一输入、一接地、一第一开关、一第二开关及一双极性忆阻器。

公开(公告)号：TW201614884A

公开(公告)日：2016-04-16

申请号：TW103135722

申请日：2014-10-15

申请人： 國立中山大學 ,  NATIONAL SUN YAT-SEN UNIVERSITY

发明人： 張鼎張 ,  CHANG, TING CHANG ,  張冠張 ,  CHANG, KUAN CHANG ,  蔡宗鳴 ,  TSAI, TSUNG MING ,  朱天健 ,  CHU, TIAN JIAN ,  潘致宏 ,  PAN, CHIH HUNG

IPC分类号： H01L45/00 ,  H01L21/8239

CPC分类号： H01L45/146 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/15 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/145

摘要： 本發明揭示一種電阻式記憶體，用於大幅增加電阻式記憶體模組的集成密度，該電阻式記憶體包含：二電極層；及一多階阻態層，設於該二電極層之間，該多階阻態層主要由含氧絕緣材料及鋰離子構成。藉此，可增加單一記憶體元件用於儲存的電阻態。

简体摘要： 本发明揭示一种电阻式内存，用于大幅增加电阻式内存模块的集成密度，该电阻式内存包含：二电极层；及一多阶阻态层，设于该二电极层之间，该多阶阻态层主要由含氧绝缘材料及锂离子构成。借此，可增加单一内存组件用于存储的电阻态。

公开(公告)号：TW201539815A

公开(公告)日：2015-10-16

申请号：TW103112803

申请日：2014-04-08

申请人： 華邦電子股份有限公司 ,  WINBOND ELECTRONICS CORP.

发明人： 林孟弘 ,  LIN, MENG HENG ,  吳伯倫 ,  WU, BO LUN

IPC分类号： H01L45/00

CPC分类号： H01L45/1641 ,  G11C13/0069 ,  G11C2013/0083 ,  G11C2213/15 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146

摘要： 本揭露書提供一種記憶體元件的形成方法，包括：於一第一電極上形成一電阻轉換層；於該電阻轉換層上形成一第二電極；對該電阻轉換層提供一形成電壓使該電阻轉換層之電阻變小；在提供該形成電壓之後，對該電阻轉換層提供一初始重置電壓使該電阻轉換層之電阻變大；在提供該初始重置電壓之後，對該電阻轉換層提供一第一設定電壓，使該電阻轉換層之電阻變小；在提供該第一設定電壓之後，對該電阻轉換層提供一第二重置電壓，使該電阻轉換層之電阻變大；以及在提供該第二重置電壓之後，對該電阻轉換層提供一第二設定電壓，使該電阻轉換層之電阻變小，其中該第二設定電壓小於該第一設定電壓。

简体摘要： 本揭露书提供一种内存组件的形成方法，包括：于一第一电极上形成一电阻转换层；于该电阻转换层上形成一第二电极；对该电阻转换层提供一形成电压使该电阻转换层之电阻变小；在提供该形成电压之后，对该电阻转换层提供一初始重置电压使该电阻转换层之电阻变大；在提供该初始重置电压之后，对该电阻转换层提供一第一设置电压，使该电阻转换层之电阻变小；在提供该第一设置电压之后，对该电阻转换层提供一第二重置电压，使该电阻转换层之电阻变大；以及在提供该第二重置电压之后，对该电阻转换层提供一第二设置电压，使该电阻转换层之电阻变小，其中该第二设置电压小于该第一设置电压。

公开(公告)号：TW201539707A

公开(公告)日：2015-10-16

申请号：TW104123087

申请日：2011-09-19

申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

发明人： 市原玲華 ,  ICHIHARA, REIKA ,  松下大介 ,  MATSUSHITA, DAISUKE ,  藤井章輔 ,  FUJII, SHOSUKE

IPC分类号： H01L27/00 ,  G11C13/00

CPC分类号： G11C13/0069 ,  G11C11/5614 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0097 ,  G11C2013/005 ,  G11C2013/0073 ,  G11C2013/009 ,  G11C2013/0092 ,  G11C2213/15 ,  G11C2213/33 ,  H01L27/101 ,  H01L27/2409 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/148

摘要： 根據一個實施例，抗變化記憶體包含記憶單元與控制電路。記憶單元包括第一與第二電極，以及設置於第一電極與第二電極間之可變電阻層。控制電路施加電壓於第一電極與第二電極之間以實施寫入、抹除與讀取。於寫入期間，控制電路施加第一電壓脈衝於第一電極與第二電極之間，並在施加第一電壓脈衝之後，接著施加其極性異於第一電壓脈衝之第二電壓脈衝。

简体摘要： 根据一个实施例，抗变化内存包含记忆单元与控制电路。记忆单元包括第一与第二电极，以及设置于第一电极与第二电极间之可变电阻层。控制电路施加电压于第一电极与第二电极之间以实施写入、抹除与读取。于写入期间，控制电路施加第一电压脉冲于第一电极与第二电极之间，并在施加第一电压脉冲之后，接着施加其极性异于第一电压脉冲之第二电压脉冲。

公开(公告)号：TWI401684B

公开(公告)日：2013-07-11

申请号：TW094127447

申请日：2005-08-12

申请人： 史班遜有限公司 ,  SPANSION LLC

发明人： 史比哲 史都華 ,  SPITZER, STUART ,  克吉爾 朱里H ,  KRIEGER, JURI H. ,  岡 大衛 ,  GAUN, DAVID

IPC分类号： G11C13/02

CPC分类号： G11C13/0016 ,  B82Y10/00 ,  G11C13/0009 ,  G11C13/0014 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/56

公开(公告)号：TW201011762A

公开(公告)日：2010-03-16

申请号：TW098116772

申请日：2009-05-20

申请人： 旺宏電子股份有限公司 ,  國際商業機器股份有限公司

发明人： 龍翔瀾 ,  拉莫瑞 馬克

IPC分类号： G11C

CPC分类号： G11C13/0007 ,  G11C7/06 ,  G11C8/10 ,  G11C11/5664 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0004 ,  G11C13/0014 ,  G11C13/0016 ,  G11C13/004 ,  G11C2013/0054 ,  G11C2013/0057 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/79

摘要： 本發明揭露之記憶胞感測方法係包含選擇一記憶胞。施加至記憶胞之一第一偏壓誘發記憶胞中之第一反應。施加至記憶胞之一第二偏壓誘發記憶胞中之第二反應，該第二偏壓係與第一偏壓不同。該方法包含根據該第一及第二反應之間的差值與一預定參考值，以決定儲存在記憶胞之資料值。

简体摘要： 本发明揭露之记忆胞传感方法系包含选择一记忆胞。施加至记忆胞之一第一偏压诱发记忆胞中之第一反应。施加至记忆胞之一第二偏压诱发记忆胞中之第二反应，该第二偏压系与第一偏压不同。该方法包含根据该第一及第二反应之间的差值与一预定参考值，以决定存储在记忆胞之数据值。

公开(公告)号：TW200908328A

公开(公告)日：2009-02-16

申请号：TW097124709

申请日：2008-07-01

申请人： 日立製作所股份有限公司 HITACHI, LTD.

发明人： 寺尾元康 TERAO, MOTOYASU ,  子佳孝 SASAGO, YOSHITAKA ,  黑土健三 KUROTSUCHI, KENZO ,  小埜和夫 ONO, KAZUO ,  藤崎芳久 FUJISAKI, YOSHIHISA ,  高浦則克 TAKAURA, NORIKATSU ,  竹村理一郎 TAKEMURA, RIICHIRO

IPC分类号： H01L

CPC分类号： G11C11/5614 ,  G11C13/0011 ,  G11C13/0069 ,  G11C2013/0083 ,  G11C2213/11 ,  G11C2213/15 ,  G11C2213/56 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1675

摘要： 本發明的課題是在於使資訊的記憶可能的半導體裝置的性能提升。其解決手段是以下部電極BE側的第1層ML1及上部電極TE側的第2層ML2來形成記憶元件RM的記憶層ML。第1層ML1是使Cu,Ag,Au,Al,Z,Cd的第1元素群的至少1種類含有20原子%以上70原子%以下,使V,Nb,Ta,Cr,Mo,W,Ti,Zr,Hf,Fe,Co,Ni,Pt,Pd,Rh,Ir,Ru,Os,鑭系元素的第2元素群的至少1種類含有3原子%以上40原子%以下,使S,Se,Te的第3元素群的至少1種類含有20原子%以上60原子%以下。第2層ML2是使第1元素群的至少1種類含有5原子%以上50原子%以下,使第2元素群的至少1種類含有10原子%以上50原子%以下,使氧含有30原子%以上70原子%以下。

简体摘要： 本发明的课题是在于使信息的记忆可能的半导体设备的性能提升。其解决手段是以下部电极BE侧的第1层ML1及上部电极TE侧的第2层ML2来形成记忆组件RM的记忆层ML。第1层ML1是使Cu,Ag,Au,Al,Z,Cd的第1元素群的至少1种类含有20原子%以上70原子%以下,使V,Nb,Ta,Cr,Mo,W,Ti,Zr,Hf,Fe,Co,Ni,Pt,Pd,Rh,Ir,Ru,Os,镧系元素的第2元素群的至少1种类含有3原子%以上40原子%以下,使S,Se,Te的第3元素群的至少1种类含有20原子%以上60原子%以下。第2层ML2是使第1元素群的至少1种类含有5原子%以上50原子%以下,使第2元素群的至少1种类含有10原子%以上50原子%以下,使氧含有30原子%以上70原子%以下。

公开(公告)号：TW200822290A

公开(公告)日：2008-05-16

申请号：TW096133184

申请日：2007-09-06

申请人： 史班遜有限公司 SPANSION LLC

发明人： 方自寧 FANG, TZU NING ,  卡薩 史瓦路浦 KAZA, SWAROOP ,  陳安 CHEN, AN ,  哈達 山米爾 HADDAD, SAMEER

IPC分类号： H01L

CPC分类号： G11C13/0007 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/52 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/10 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： 在一種提供電阻式記憶體裝置(38,138)之操作特性之方法中,選擇其電極之材料以依序提供該裝置之選擇之操作特性。該電極之材料可與該電阻式記憶體裝置之絕緣層(134)之材料反應以形成反應層(137),所選擇之操作特性係取決於該反應層(137)之存在。

简体摘要： 在一种提供电阻式内存设备(38,138)之操作特性之方法中,选择其电极之材料以依序提供该设备之选择之操作特性。该电极之材料可与该电阻式内存设备之绝缘层(134)之材料反应以形成反应层(137),所选择之操作特性系取决于该反应层(137)之存在。