利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.019 秒)

    半導體裝置(三)
    2.
    发明专利
    半導體裝置(三) 失效
    半导体设备(三)

    公开(公告)号：TW203665B

    公开(公告)日：1993-04-11

    申请号：TW080106033

    申请日：1991-08-01

    申请人： 大見忠弘 ,  柴田直

    发明人： 大見忠弘 ,  柴田直

    IPC分类号： H01L

    CPC分类号： G06F7/5013 ,  G06F7/49 ,  G06F2207/482 ,  G06F2207/4826 ,  G06N3/0635 ,  G11C11/54 ,  G11C11/5621 ,  G11C16/0408 ,  G11C27/005 ,  G11C2211/5611 ,  H01L29/7881 ,  H03K19/0944

    摘要： 本發明之目的在提供一種半導體裝置，該半導體裝置能以極少數元件實現具有與習用電路相同功能之電路，並能簡單地設計、佈置複雜之邏輯函數。依本發明之半導體裝置，係使用一個以上之神經元MOS電晶體而構成者，各該神經元MOS電晶體於其基板上具有一導電型之半導體領域，於此領域內設有相反導電型之源極及汲極，在隔開該源極及汲極領域的領域中具有隔著第一絕緣膜而設置之電位成浮動狀態的漂浮閘電極，且具有隔著第二絕緣膜而與該漂浮閘作容量耦合的多數之控制閘電極；於此半導體裝置中，其特徵為：在第一神經元MOS電晶體之第一控制閘電極輸入第一信號，且該第一信號輸入於至少一段之第一反相器，其輸出並輸入至該第一控制閘電極以外的另一第二控制閘電極。

    简体摘要： 本发明之目的在提供一种半导体设备，该半导体设备能以极少数组件实现具有与习用电路相同功能之电路，并能简单地设计、布置复杂之逻辑函数。依本发明之半导体设备，系使用一个以上之神经元MOS晶体管而构成者，各该神经元MOS晶体管于其基板上具有一导电型之半导体领域，于此领域内设有相反导电型之源极及汲极，在隔开该源极及汲极领域的领域中具有隔着第一绝缘膜而设置之电位成浮动状态的漂浮闸电极，且具有隔着第二绝缘膜而与该漂浮闸作容量耦合的多数之控制闸电极；于此半导体设备中，其特征为：在第一神经元MOS晶体管之第一控制闸电极输入第一信号，且该第一信号输入于至少一段之第一反相器，其输出并输入至该第一控制闸电极以外的另一第二控制闸电极。

    半導體裝置
    6.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号：TW201312701A

    公开(公告)日：2013-03-16

    申请号：TW101117382

    申请日：2012-05-16

    申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

    发明人： 西島辰司 ,  NISHIJIMA, TATSUJI

    IPC分类号： H01L21/8239 ,  H01L27/105

    CPC分类号： H01L29/7869 ,  H03K19/0944 ,  H03K19/20

    摘要： 提出一種半導體裝置，在其中可驅動對通道區使用含In、Zn或之類的氧化物半導體之電晶體(如同p通道電晶體)。半導體裝置包括一電晶體及一反向器，其中反向器的輸出輸入至電晶體的閘極，電晶體的通道區包括含有In、Zn或Sn的氧化物半導體膜，且在反向器中的電晶體之每個通道區含有矽。當輸入高電壓至反向器時，低電壓從反向器輸出並輸入至電晶體的閘極，以至於關閉電晶體。當輸入低電壓至反向器時，高電壓從反向器輸出並輸入至電晶體的閘極，以至於打開電晶體。

    简体摘要： 提出一种半导体设备，在其中可驱动对信道区使用含In、Zn或之类的氧化物半导体之晶体管(如同p信道晶体管)。半导体设备包括一晶体管及一反向器，其中反向器的输出输入至晶体管的闸极，晶体管的信道区包括含有In、Zn或Sn的氧化物半导体膜，且在反向器中的晶体管之每个信道区含有硅。当输入高电压至反向器时，低电压从反向器输出并输入至晶体管的闸极，以至于关闭晶体管。当输入低电压至反向器时，高电压从反向器输出并输入至晶体管的闸极，以至于打开晶体管。

    半導體裝置
    7.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号：TW201310614A

    公开(公告)日：2013-03-01

    申请号：TW101117111

    申请日：2012-05-14

    申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

    发明人： 加藤清 ,  KATO, KIYOSHI

    IPC分类号： H01L27/04 ,  H01L29/78

    CPC分类号： H03K19/0013 ,  H01L27/12 ,  H01L27/1225 ,  H03K19/0944

    摘要： 關於包含半導體的半導體裝置，可為邏輯電路。邏輯電路包含動態邏輯電路以及靜態邏輯電路且由電晶體等等形成。動態邏輯電路儲存資料一段時間。因此，來自電晶體的漏電流在動態邏輯電路中比在靜態邏輯電路中造成更嚴重的問題。邏輯電路包含關閉狀態電流小的第一電晶體以及閘極電連接至第一電晶體的第二電晶體。電荷經由第一電晶體供應至第二電晶體的閘極的節點。電荷經由第一電容器及第二電容器供應至節點。視電荷的狀態而控制第二電晶體的開/關。第一電晶體在通道形成區中包含氧化物半導體。

    简体摘要： 关于包含半导体的半导体设备，可为逻辑电路。逻辑电路包含动态逻辑电路以及静态逻辑电路且由晶体管等等形成。动态逻辑电路存储数据一段时间。因此，来自晶体管的漏电流在动态逻辑电路中比在静态逻辑电路中造成更严重的问题。逻辑电路包含关闭状态电流小的第一晶体管以及闸极电连接至第一晶体管的第二晶体管。电荷经由第一晶体管供应至第二晶体管的闸极的节点。电荷经由第一电容器及第二电容器供应至节点。视电荷的状态而控制第二晶体管的开/关。第一晶体管在信道形成区中包含氧化物半导体。

    使用具有自旋相依傳遞特性電晶體之可再架構的邏輯電路 RECONFIGURABLE LOGIC GATES USING TRANSISTORS WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS
    8.
    发明专利
    使用具有自旋相依傳遞特性電晶體之可再架構的邏輯電路 RECONFIGURABLE LOGIC GATES USING TRANSISTORS WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS 失效
    使用具有自旋相依传递特性晶体管之可再架构的逻辑电路 RECONFIGURABLE LOGIC GATES USING TRANSISTORS WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS

    公开(公告)号：TWI321903B

    公开(公告)日：2010-03-11

    申请号：TW093108244

    申请日：2004-03-26

    申请人： 獨立行政法人科學技術振興機構

    发明人： 菅原聰 ,  松野知紘 ,  田中雅明

    IPC分类号： H03K

    CPC分类号： H03K19/0944 ,  H01L29/66984

    摘要： 一種非揮發性可再架構邏輯電路。使用自旋MOSFET之CMOS結構的可再架構邏輯電路。依據自旋MOSFET之Tr1、Tr2、Tr5、Tr8之磁化狀態，使各個電晶體的傳遞特性改變，可以達到所有AND/OR/XOR/NAND/NOR/XNOR/“1”/“0”的雙輸入對稱函數可是成為可再架構。因為可以非揮發性且少元件數來架構出邏輯功能，故晶片面積可以縮小，且可以期待高速且低耗電操作。

    简体摘要： 一种非挥发性可再架构逻辑电路。使用自旋MOSFET之CMOS结构的可再架构逻辑电路。依据自旋MOSFET之Tr1、Tr2、Tr5、Tr8之磁化状态，使各个晶体管的传递特性改变，可以达到所有AND/OR/XOR/NAND/NOR/XNOR/“1”/“0”的双输入对称函数可是成为可再架构。因为可以非挥发性且少组件数来架构出逻辑功能，故芯片面积可以缩小，且可以期待高速且低耗电操作。

    半導體裝置(二)
    9.
    发明专利
    半導體裝置(二) 失效
    半导体设备(二)

    公开(公告)号：TW208086B

    公开(公告)日：1993-06-21

    申请号：TW080106031

    申请日：1991-08-01

    申请人： 大見忠弘 ,  柴田直

    发明人： 大見忠弘 ,  柴田直

    IPC分类号： H01L

    CPC分类号： G06F7/5013 ,  G06F7/49 ,  G06F2207/482 ,  G06F2207/4826 ,  G06N3/0635 ,  G11C11/54 ,  G11C11/5621 ,  G11C16/0408 ,  G11C27/005 ,  G11C2211/5611 ,  H01L29/7881 ,  H03K19/0944

    摘要： 本發明之目的係能夠使源極隨耦器電路之常態的電力消耗幾乎為零，且可高速動作，同時完全不產生電壓增益的降低。
    本發明之半導體裝置具有多數的ｎ道道MOS電晶體及ｐ通道MOS電晶體；其特徵在於：將第一ｎ通道MOS電晶體的源極及第一ｐ通道MOS型電晶體的源極作電性連接，且將該第一ｎ通道MOS型電晶體的閘電極及該第一ｐ通道MOS電晶體的閘電極作電性連接，同時使該第一ｎ通道MOS電晶體的汲源與該第一ｐ通道MOS電晶體的汲極相較為高電位。

    简体摘要： 本发明之目的系能够使源极随耦器电路之常态的电力消耗几乎为零，且可高速动作，同时完全不产生电压增益的降低。 本发明之半导体设备具有多数的ｎ道道MOS晶体管及ｐ信道MOS晶体管；其特征在于：将第一ｎ信道MOS晶体管的源极及第一ｐ信道MOS型晶体管的源极作电性连接，且将该第一ｎ信道MOS型晶体管的闸电极及该第一ｐ信道MOS晶体管的闸电极作电性连接，同时使该第一ｎ信道MOS晶体管的汲源与该第一ｐ信道MOS晶体管的汲极相较为高电位。