公开(公告)号：US07852405B1

公开(公告)日：2010-12-14

申请号：US10879961

申请日：2004-06-28

申请人： Gerard Yeh

发明人： Gerard Yeh

IPC分类号： H04N11/24

CPC分类号： H04N1/40068 ,  H04N19/42 ,  H04N19/85

摘要： A method and apparatus for providing a high definition capture engine comprising an on-the-fly scaler to perform horizontal and vertical scaling as needed, prior to storage of the data in a buffer.

摘要翻译： 一种用于提供高清晰度捕获引擎的方法和装置，包括在将数据存储在缓冲器中之前，根据需要在动态缩放器中执行水平和垂直缩放。

公开(公告)号：US07307667B1

公开(公告)日：2007-12-11

申请号：US10880201

申请日：2004-06-28

申请人： Gerard Yeh ,  David Auld ,  Jackson F. Lee ,  Joseph Cesana ,  Hsiang O-Yang ,  Xianliang Zha ,  Zeljko Markovic

发明人： Gerard Yeh ,  David Auld ,  Jackson F. Lee ,  Joseph Cesana ,  Hsiang O-Yang ,  Xianliang Zha ,  Zeljko Markovic

IPC分类号： H04N5/46 ,  H04N5/907

CPC分类号： H04N5/46 ,  G06F3/14 ,  G09G5/001 ,  G09G2340/0407 ,  G09G2340/10 ,  G09G2340/125 ,  G09G2360/125 ,  H04N5/4401 ,  H04N5/44508 ,  H04N5/76 ,  H04N5/781 ,  H04N5/85 ,  H04N9/8042 ,  H04N21/426 ,  H04N21/42653 ,  H04N21/4302 ,  H04N21/43632 ,  H04N21/4435

摘要： A method and an apparatus for an integrated high definition television controller are described. The integrated high definition digital television controller includes two or more the following functions in a single chip: MPEG2 Transport, Audio and Video Decoders, Video input capture and converter, flexible video scan rate converter, de-interlace processor, display controller and video D/A converters, graphics controller, a unified local bus, N-plane alpha blending, a warping engine, audio digital signal processor, disk drive interface, peripheral bus interfaces, such as PCI bus and local bus interfaces, various I/O peripherals, a bus bridge with a partitioned chip, and a CPU with caches. The integrated controller, in one embodiment, is designed to handle multiple television standards (for example ATSC, ARIB, DVB, AES, SMPTE, ITU) and designed to be deployed in various countries in the world.

摘要翻译： 描述了用于集成的高清晰度电视控制器的方法和装置。 集成的高分辨率数字电视控制器在单个芯片中包括以下两个或更多功能：MPEG2传输，音频和视频解码器，视频输入捕捉和转换器，灵活的视频扫描速率转换器，隔行扫描处理器，显示控制器和视频D / A转换器，图形控制器，统一本地总线，N平面Alpha混合，翘曲引擎，音频数字信号处理器，磁盘驱动器接口，外围总线接口，如PCI总线和本地总线接口，各种I / O外设， 具有分区芯片的总线桥，以及具有高速缓存的CPU。 在一个实施例中，集成控制器被设计为处理多个电视标准（例如ATSC，ARIB，DVB，AES，SMPTE，ITU）并被设计成部署在世界各国。

公开(公告)号：US07769970B1

公开(公告)日：2010-08-03

申请号：US11780381

申请日：2007-07-19

申请人： Gerard Yeh ,  Ravi Manyam ,  Viet Nguyen

发明人： Gerard Yeh ,  Ravi Manyam ,  Viet Nguyen

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： H04N5/4401 ,  H04N21/426 ,  H04N21/4435

摘要： A unified memory controller (UMC) is disclosed. The UMC may be used in a digital television (DTV) receiver. The UMC allows the DTV receiver to use a unified memory. The UMC accepts memory requests from various clients, and determines which requests should receive priority access to the unified memory.

摘要翻译： 公开了统一的存储器控​​制器（UMC）。 联电可以用在数字电视（DTV）接收机中。 联电允许DTV接收机使用统一存储器。 UMC接受来自各种客户端的内存请求，并确定哪些请求应该接收对统一内存的优先访问。

公开(公告)号：US08098737B1

公开(公告)日：2012-01-17

申请号：US10879819

申请日：2004-06-28

申请人： Peter Trajmar ,  Nishit Kumar ,  Gerard Yeh

发明人： Peter Trajmar ,  Nishit Kumar ,  Gerard Yeh

IPC分类号： H04L25/34 ,  H04L25/49 ,  H04N7/12 ,  H04N11/02 ,  H04N11/04

CPC分类号： H04N21/4263 ,  H04L25/14 ,  H04L27/0014 ,  H04L2027/0067 ,  H04N21/242 ,  H04N21/4438

摘要： A method and apparatus for providing a single-chip digital multimedia receiver for multi-channel/multi-tuner rendering comprising receiving multiple independently encoded input streams on a system-on-a-chip, and independently locking each video output to a corresponding input channel, to ensure that each video and audio output has a clock matched to an encoder clock.

摘要翻译： 一种用于提供用于多通道/多调谐器渲染的单芯片数字多媒体接收器的方法和装置，包括在片上系统上接收多个独立编码的输入流，并且将每个视频输出独立地锁定到相应的输入通道 ，以确保每个视频和音频输出具有与编码器时钟匹配的时钟。

公开(公告)号：US07440476B1

公开(公告)日：2008-10-21

申请号：US10879334

申请日：2004-06-28

申请人： Gerard Yeh

发明人： Gerard Yeh

IPC分类号： H04J3/04

CPC分类号： H04N21/242 ,  H04J3/062 ,  H04J3/0685 ,  H04J3/1682 ,  H04N21/4305

摘要： A method and apparatus for providing a technique to transfer two digital video signals synchronously across a bus sharing the same pixel clock and data bus.

摘要翻译： 一种用于提供在共享相同像素时钟和数据总线的总线上同步传送两个数字视频信号的技术的方法和装置。

公开(公告)号：US07263587B1

公开(公告)日：2007-08-28

申请号：US10877661

申请日：2004-06-25

申请人： Gerard Yeh ,  Ravi Manyam ,  Viet Nguyen

发明人： Gerard Yeh ,  Ravi Manyam ,  Viet Nguyen

IPC分类号： G06F12/00

CPC分类号： H04N5/4401 ,  H04N21/426 ,  H04N21/4435

摘要： A unified memory controller (UMC) is disclosed. The UMC may be used in a digital television (DTV) receiver. The UMC allows the DTV receiver to use a unified memory. The UMC accepts memory requests from various clients, and determines which requests should receive priority access to the unified memory.

摘要翻译： 公开了统一的存储器控​​制器（UMC）。 联电可以用在数字电视（DTV）接收机中。 联电允许DTV接收机使用统一存储器。 UMC接受来自各种客户端的内存请求，并确定哪些请求应该接收对统一内存的优先访问。