公开(公告)号：US4200916A

公开(公告)日：1980-04-29

申请号：US914807

申请日：1978-06-12

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F9/48 ,  G06F13/24 ,  G05B11/01

CPC分类号： G06F9/4812 ,  G05B19/05 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

摘要翻译： 提供了一种可编程控制器，其包括具有输出地址端子和输入/输出双向数据端子的标准微处理器，以及用于在表示要由微处理器处理的机器周期的状态的数据端子上提供二进制码的装置。 该可编程控制器包括逻辑解码器装置，用于响应于所选择的地址终端上的逻辑信号和数据终端的状态二进制码产生所选择的信号。 此外，可编程控制器包括用于为微处理器编程HOLD状态的装置。 还提供了用于扩展可影响可编程控制器中的微处理器的中断状态的中断条件数量的布置。

公开(公告)号：US4078259A

公开(公告)日：1978-03-07

申请号：US727957

申请日：1976-09-29

申请人： Donald R. Soulsby ,  William H. Seipp

发明人： Donald R. Soulsby ,  William H. Seipp

IPC分类号： G05B19/05 ,  G05B11/01 ,  G05B19/02 ,  G06F9/06

CPC分类号： G05B19/054 ,  G05B2219/1159 ,  G05B2219/13004 ,  G05B2219/15048 ,  G05B2219/15056

摘要： A system for monitoring the logic conditions at the external addressable locations of a programmable controller wherein intermediate memory units are provided for controlling separate input and output locations. The controller periodically sequences the data in the intermediate memory units to maintain the logic conditions in the input and output locations. If the logic conditions are to be updated, the controller obtains access to the sequencing arrangement and changes the logic conditions within the intermediate memory units. Thereafter, the sequencing continues to maintain the desired logic conditions in the input and output locations.

摘要翻译： 一种用于监测可编程控制器的外部可寻址位置处的逻辑条件的系统，其中提供中间存储器单元以用于控制单独的输入和输出位置。 控制器周期性地对中间存储器单元中的数据进行排序，以保持输入和输出位置中的逻辑条件。 如果要更新逻辑条件，则控制器获得对排序装置的访问并改变中间存储器单元内的逻辑条件。 此后，排序继续保持输入和输出位置中所需的逻辑条件。

公开(公告)号：US4050098A

公开(公告)日：1977-09-20

申请号：US632257

申请日：1975-11-17

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F12/06 ,  G06F9/00

CPC分类号： G06F12/0676 ,  G05B19/054 ,  G05B2219/1116 ,  G05B2219/1188

摘要： An improvement in a module for a programmable controller including logic circuits and means for enabling the circuits upon receipt of a module enabling signal. The improvement includes a first set of input terminals arranged on the module and in a preselected pattern having a successive numerical order of 1, 2, 3 . . . n; a set of output terminals arranged on the module in the preselected pattern; means on the module for connecting the input terminal at position number one to the enabling means; means on the module for connecting each of the remaining input terminals to output terminals in the corresponding next lower numerical position of the preselected pattern of output terminals.

摘要翻译： 用于可编程控制器的模块的改进，包括逻辑电路和用于在接收到模块使能信号时启用电路的装置。 该改进包括布置在模块上的第一组输入端子和具有连续数字顺序1,2,3的预选图案。 。 。 n; 以预选图案布置在模块上的一组输出端子; 在模块上的装置，用于将位置1处的输入端子连接到启用装置; 在模块上的装置，用于将每个剩余的输入端子连接到输出端子的预选图案的相应的下一个较低数值位置中的输出端子。

公开(公告)号：US4107785A

公开(公告)日：1978-08-15

申请号：US701858

申请日：1976-07-01

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F3/00 ,  G06F5/00 ,  G06F9/22 ,  G06F9/44 ,  G06F9/48 ,  G06F13/12 ,  G06F13/24 ,  G06F15/00 ,  G06K7/01

CPC分类号： G06F9/4812 ,  G05B19/052 ,  G05B19/054 ,  G06F13/12 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

摘要翻译： 提供了一种可编程控制器，其包括具有输出地址端子和输入/输出双向数据端子的标准微处理器，以及用于在表示要由微处理器处理的机器周期的状态的数据端子上提供二进制码的装置。 该可编程控制器包括逻辑解码器装置，用于响应于所选择的地址终端上的逻辑信号和数据终端的状态二进制码产生所选择的信号。 此外，可编程控制器包括用于为微处理器编程HOLD状态的装置。 还提供了用于扩展可影响可编程控制器中的微处理器的中断状态的中断条件数量的布置。

公开(公告)号：US4188617A

公开(公告)日：1980-02-12

申请号：US916287

申请日：1978-06-16

申请人： Jess F. Fauchier ,  William H. Seipp ,  Stephen E. Whiteside

发明人： Jess F. Fauchier ,  William H. Seipp ,  Stephen E. Whiteside

IPC分类号： G06F17/40 ,  H03M1/00 ,  G08C15/06

CPC分类号： H03M1/182

摘要： A system for providing digital data representative of a selected analog signal on the data lines of a programmable controller using a central processing unit. The system employs a conversion circuit which converts the input analog signal to digital data on output data terminals upon receipt of a conversion signal simultaneously with an analog signal and which creates a completion signal when the conversion is completed. The system can use at least two analog inputs that receive at least two analog conditions and convert a selected one of the analog conditions to an analog signal. Upon actuation of one of the input modules, the selected analog signal of the selected module is directed to the conversion circuit. After conversion, the conversion completion signal of a conversion circuit then deactivates the actuated input module for the next conversion cycle.

摘要翻译： 一种用于使用中央处理单元在可编程控制器的数据线上提供表示所选模拟信号的数字数据的系统。 该系统采用转换电路，该转换电路在与模拟信号同时接收转换信号时将输入的模拟信号转换成输出数据端子上的数字数据，并且当转换完成时产生完成信号。 该系统可以使用至少两个模拟输入，其接收至少两个模拟条件并将所选择的一个模拟条件转换为模拟信号。 在致动一个输入模块时，所选模块的所选模拟信号被引导到转换电路。 在转换之后，转换电路的转换完成信号然后使激活的输入模块停用下一个转换周期。

公开(公告)号：US4180862A

公开(公告)日：1979-12-25

申请号：US914525

申请日：1978-06-12

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G06F3/00

CPC分类号： G06F13/24 ,  G05B19/05 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： There is provided a programmable controller comprising a standard microprocessor having output address terminals and input/output bi-directional data terminals and means for providing a binary code on the data terminals indicative of the status of the machine cycle to be processed by the microprocessor. This programmable controller includes a logic decoder means for producing a selected signal in response to logic signals on selected address terminals and in the status binary code of the data terminals. In addition, the programmable controller includes means for programming the HOLD state for the microprocessor. There is also provided an arrangement for expanding the number of interrupt conditions which can affect the INTERRUPT state of the microprocessor in the programmable controller.

公开(公告)号：US4303990A

公开(公告)日：1981-12-01

申请号：US109164

申请日：1980-01-02

申请人： William H. Seipp

发明人： William H. Seipp

IPC分类号： G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G06F15/78 ,  G06F9/00

CPC分类号： G06F15/7864 ,  G05B19/05 ,  G06F13/12 ,  G06F13/24 ,  G05B2219/1105 ,  G05B2219/13001 ,  G05B2219/14142 ,  G05B2219/15048 ,  G05B2219/15056 ,  G05B2219/15105 ,  G05B2219/15116 ,  G05B2219/15122 ,  G05B2219/15127

摘要： In a programmable controller of the type including a microprocessor having output address terminals, output address lines extending to external addressable devices, input/output bi-directional data terminals and means for applying a binary status code made up of binary signals on the data terminals at a preselected time during a cycle of the microprocessor and indicative of the type of machine cycle to be processed by the microprocessor there is provided a system for energizing a hardwired logic circuit in response to a status code and logic on said address lines.

摘要翻译： 在包括具有输出地址端子的微处理器的类型的可编程控制器中，延伸到外部可寻址装置的输出地址线，输入/输出双向数据端子和用于将二进制信号组成的二进制状态码应用于数据终端的装置 在微处理器的周期期间的预选时间，并指示由微处理器处理的机器周期的类型，提供了一种用于响应于所述地址线上的状态码和逻辑来激励硬连线逻辑电路的系统。