公开(公告)号：US20060053257A1

公开(公告)日：2006-03-09

申请号：US11045525

申请日：2005-01-28

申请人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey Gilbert

发明人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey Gilbert

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F12/0815

摘要： Preventing request conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to manage request conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches shared amongst a set of cores or processors or agents.

摘要翻译： 防止微处理器和/或计算机系统中的请求冲突。 更具体地，本发明的实施例涉及一种管理处理器和/或计算机系统内的请求冲突的技术，其中可以对一组核心或处理器或代理之间共享的特定高速缓存或高速缓存组进行多次访问 。

公开(公告)号：US20060117148A1

公开(公告)日：2006-06-01

申请号：US11000768

申请日：2004-11-30

申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Jeffrey Gilbert

发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Jeffrey Gilbert

IPC分类号： G06F12/00

CPC分类号： G06F12/0831

摘要： Preventing cache conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to prevent cache conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches.

摘要翻译： 防止微处理器和/或计算机系统中的缓存冲突。 更具体地，本发明的实施例涉及一种防止处理器和/或计算机系统内的高速缓存冲突的技术，其中可以对特定高速缓存或一组高速缓存进行多次访问。

公开(公告)号：US20060053258A1

公开(公告)日：2006-03-09

申请号：US10936952

申请日：2004-09-08

申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0817 ,  G06F12/0831

摘要： A caching architecture within a microprocessor to filter core cache accesses. More particularly, embodiments of the invention relate to a technique to manage transactions, such as snoops, within a processor having a number of processor core caches and an inclusive shared cache.

摘要翻译： 微处理器内的缓存架构，用于过滤核心高速缓存访​​问。 更具体地，本发明的实施例涉及在具有多个处理器核心高速缓存和包含共享高速缓存的处理器内管理诸如窥探之类的事务的技术。

公开(公告)号：US07353338B2

公开(公告)日：2008-04-01

申请号：US11302646

申请日：2005-12-14

申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Ganapati Srinivasa ,  Geeyarpuram Santhanakrishnan

发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Ganapati Srinivasa ,  Geeyarpuram Santhanakrishnan

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F9/5016 ,  G06F9/544 ,  G06F2209/504 ,  G06F2212/271 ,  Y02D10/22

摘要： Methods and apparatus to manage credits in a computing system with multiple banks of shared cache are described. In one embodiment, a credit request from a processor core is translated into a physical credit that corresponds to one of the multiple banks of shared cache.

摘要翻译： 描述了在具有多个共享缓存组的计算系统中管理信用的方法和装置。 在一个实施例中，来自处理器核心的信用请求被转换成对应于多个共享高速缓冲存储区之一的物理信用。

公开(公告)号：US20070136531A1

公开(公告)日：2007-06-14

申请号：US11302646

申请日：2005-12-14

申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Ganapati Srinivasa ,  Geeyarpuram Santhanakrishnan

发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Ganapati Srinivasa ,  Geeyarpuram Santhanakrishnan

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F9/5016 ,  G06F9/544 ,  G06F2209/504 ,  G06F2212/271 ,  Y02D10/22

摘要： Methods and apparatus to manage credits in a computing system with multiple banks of shared cache are described. In one embodiment, a credit request from a processor core is translated into a physical credit that corresponds to one of the multiple banks of shared cache.

摘要翻译： 描述了在具有多个共享缓存组的计算系统中管理信用的方法和装置。 在一个实施例中，来自处理器核心的信用请求被转换成对应于多个共享高速缓冲存储区之一的物理信用。

公开(公告)号：US09727468B2

公开(公告)日：2017-08-08

申请号：US11045525

申请日：2005-01-28

申请人： Krishnakanth V. Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey D. Gilbert

发明人： Krishnakanth V. Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey D. Gilbert

IPC分类号： G06F12/084 ,  G06F12/0815

CPC分类号： G06F12/084 ,  G06F12/0815

摘要： Preventing request conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to manage request conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches shared amongst a set of cores or processors or agents.

公开(公告)号：US07689778B2

公开(公告)日：2010-03-30

申请号：US11000768

申请日：2004-11-30

申请人： Yen-Cheng Liu ,  Krishnakanth V. Sistla ,  George Cai ,  Jeffrey D. Gilbert

发明人： Yen-Cheng Liu ,  Krishnakanth V. Sistla ,  George Cai ,  Jeffrey D. Gilbert

IPC分类号： G06F13/00

CPC分类号： G06F12/0831

摘要： In various embodiments, hardware, software and firmware or combinations thereof may be used to prevent cache conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to prevent cache conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches.

摘要翻译： 在各种实施例中，可以使用硬件，软件和固件或其组合来防止微处理器和/或计算机系统内的高速缓存冲突。 更具体地，本发明的实施例涉及一种防止处理器和/或计算机系统内的高速缓存冲突的技术，其中可以对特定高速缓存或一组高速缓存进行多次访问。