利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

47 条记录 (耗时 0.024 秒)

    Cache filtering using core indicators
    7.
    发明申请
    Cache filtering using core indicators 审中-公开
    使用核心指标进行缓存过滤

    公开(公告)号：US20060053258A1

    公开(公告)日：2006-03-09

    申请号：US10936952

    申请日：2004-09-08

    申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

    发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai

    IPC分类号： G06F12/00

    CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0817 ,  G06F12/0831

    摘要： A caching architecture within a microprocessor to filter core cache accesses. More particularly, embodiments of the invention relate to a technique to manage transactions, such as snoops, within a processor having a number of processor core caches and an inclusive shared cache.

    摘要翻译： 微处理器内的缓存架构，用于过滤核心高速缓存访​​问。 更具体地，本发明的实施例涉及在具有多个处理器核心高速缓存和包含共享高速缓存的处理器内管理诸如窥探之类的事务的技术。

    Resolving multi-core shared cache access conflicts
    8.
    发明申请
    Resolving multi-core shared cache access conflicts 有权
    解决多核共享缓存访问冲突

    公开(公告)号：US20060053257A1

    公开(公告)日：2006-03-09

    申请号：US11045525

    申请日：2005-01-28

    申请人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey Gilbert

    发明人： Krishnakanth Sistla ,  Yen-Cheng Liu ,  George Cai ,  Jeffrey Gilbert

    IPC分类号： G06F12/00

    CPC分类号： G06F12/084 ,  G06F12/0815

    摘要： Preventing request conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to manage request conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches shared amongst a set of cores or processors or agents.

    摘要翻译： 防止微处理器和/或计算机系统中的请求冲突。 更具体地，本发明的实施例涉及一种管理处理器和/或计算机系统内的请求冲突的技术，其中可以对一组核心或处理器或代理之间共享的特定高速缓存或高速缓存组进行多次访问 。

    Preventing system snoop and cross-snoop conflicts
    9.
    发明申请
    Preventing system snoop and cross-snoop conflicts 有权
    防止系统侦听和交叉侦听冲突

    公开(公告)号：US20060117148A1

    公开(公告)日：2006-06-01

    申请号：US11000768

    申请日：2004-11-30

    申请人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Jeffrey Gilbert

    发明人： Yen-Cheng Liu ,  Krishnakanth Sistla ,  George Cai ,  Jeffrey Gilbert

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0831

    摘要： Preventing cache conflicts within microprocessors and/or computer systems. More particularly, embodiments of the invention relate to a technique to prevent cache conflicts within a processor and/or computer system in which a number of accesses may be made to a particular cache or group of caches.

    摘要翻译： 防止微处理器和/或计算机系统中的缓存冲突。 更具体地，本发明的实施例涉及一种防止处理器和/或计算机系统内的高速缓存冲突的技术，其中可以对特定高速缓存或一组高速缓存进行多次访问。

    Forming multiprocessor systems using dual processors
    10.
    发明授权
    Forming multiprocessor systems using dual processors 失效
    形成使用双处理器的多处理器系统

    公开(公告)号：US08705311B2

    公开(公告)日：2014-04-22

    申请号：US13422806

    申请日：2012-03-16

    申请人： Krishnakanth Sistla ,  Ganapati Srinivasa

    发明人： Krishnakanth Sistla ,  Ganapati Srinivasa

    IPC分类号： G11C8/00 ,  G06F13/00 ,  G06F1/12

    CPC分类号： G06F15/17337 ,  G06F12/0817 ,  G06F12/0831

    摘要： In one embodiment, link logic of a multi-chip processor (MCP) formed using multiple processors may interface with a first point-to-point (PtP) link coupled between the MCP and an off-package agent and another PtP link coupled between first and second processors of the MCP, where the on-package PtP link operates at a greater bandwidth than the first PtP link. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，使用多个处理器形成的多芯片处理器（MCP）的链路逻辑可以与耦合在MCP和非封装代理之间的第一点对点（PtP）链路以及耦合在第一 和MCP的第二个处理器，其中的封装PtP链路以比第一个PtP链路更大的带宽工作。 描述和要求保护其他实施例。