利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.038 秒)

    Intelligent memory system compiler
    7.
    发明授权
    Intelligent memory system compiler 有权
    智能内存系统编译器

    公开(公告)号：US08589851B2

    公开(公告)日：2013-11-19

    申请号：US12806946

    申请日：2010-08-23

    申请人： Sundar Iyer ,  Sanjeev Joshi ,  Shang-Tse Chuang

    发明人： Sundar Iyer ,  Sanjeev Joshi ,  Shang-Tse Chuang

    IPC分类号： G06F17/50 ,  G06F9/455

    CPC分类号： G06F3/0607 ,  G06F3/0629 ,  G06F3/0683 ,  G06F12/0844 ,  G06F12/0851 ,  G06F12/0855

    摘要： Designing memory subsystems for integrated circuits can be time-consuming and costly task. To reduce development time and costs, an automated system and method for designing and constructing high-speed memory operations is disclosed. The automated system accepts a set of desired memory characteristics and then methodically selects different potential memory system design types and different implementations of each memory system design type. The potential memory system design types may include traditional memory systems, optimized traditional memory systems, intelligent memory systems, and hierarchical memory systems. A selected set of proposed memory systems that meet the specified set of desired memory characteristics is output to a circuit designer. When a circuit designer selects a proposed memory system, the automated system generates a complete memory system design, a model for the memory system, and a test suite for the memory system.

    摘要翻译： 为集成电路设计存储器子系统可能是耗时且昂贵的任务。 为了减少开发时间和成本，公开了一种用于设计和构建高速存储器操作的自动化系统和方法。 自动化系统接受一组期望的存储特性，然后有选择地选择不同的潜在存储器系统设计类型和每种存储器系统设计类型的不同实现。 潜在的存储器系统设计类型可以包括传统的存储器系统，优化的传统存储器系统，智能存储器系统和分层存储器系统。 满足所指定的所需存储器特性集合的一组选定的存储器系统被输出到电路设计者。 当电路设计者选择所提出的存储器系统时，自动化系统产生完整的存储器系统设计，存储器系统的模型以及存储器系统的测试套件。

    Methods and apparatus for synthesizing multi-port memory circuits
    8.
    发明授权
    Methods and apparatus for synthesizing multi-port memory circuits 有权
    用于合成多端口存储器电路的方法和装置

    公开(公告)号：US09058860B2

    公开(公告)日：2015-06-16

    申请号：US13434296

    申请日：2012-03-29

    申请人： Sundar Iyer ,  Shang-Tse Chuang ,  Thu Nguyen ,  Sanjeev Joshi ,  Adam Kablanian

    发明人： Sundar Iyer ,  Shang-Tse Chuang ,  Thu Nguyen ,  Sanjeev Joshi ,  Adam Kablanian

    IPC分类号： G11C11/00 ,  G11C7/10 ,  G11C8/16 ,  G11C11/413

    CPC分类号： G06F17/505 ,  G06F17/5072 ,  G11C7/10 ,  G11C7/1075 ,  G11C8/16 ,  G11C11/412 ,  G11C11/413 ,  G11C11/419

    摘要： Multi-port memory circuits are often required within modern digital integrated circuits to store data. Multi-port memory circuits allow multiple memory users to access the same memory cell simultaneously. Multi-port memory circuits are generally custom-designed in order to obtain the best performance or synthesized with logic synthesis tools for quick design. However, these two options for creating multi-port memory give integrated circuit designers a stark choice: invest a large amount of time and money to custom design an efficient multi-port memory system or allow logic synthesis tools to inefficiently create multi-port memory. An intermediate solution is disclosed that allows an efficient multi-port memory array to be created largely using standard circuit cell components and register transfer level hardware design language code.

    摘要翻译： 现代数字集成电路中通常需要多端口存储器电路来存储数据。 多端口存储器电路允许多个存储器用户同时访问相同的存储器单元。 多端口存储器电路通常是为了获得最佳性能而定制设计的，或者通过用于快速设计的逻辑综合工具来合成。 然而，创建多端口存储器的这两个选项为集成电路设计师提供了一个明显的选择：投入大量的时间和金钱来定制设计高效的多端口存储器系统，或允许逻辑综合工具低效地创建多端口存储器。 公开了一种中间解决方案，其允许使用标准电路单元组件和寄存器传输级硬件设计语言代码来大量创建有效的多端口存储器阵列。

    Methods and apparatus for designing and constructing multi-port memory circuits
    9.
    发明授权
    Methods and apparatus for designing and constructing multi-port memory circuits 有权
    多端口存储器电路的设计与构造方法

    公开(公告)号：US08902672B2

    公开(公告)日：2014-12-02

    申请号：US13732372

    申请日：2013-01-01

    申请人： Sundar Iyer ,  Shang-Tse Chuang ,  Thu Nguyen ,  Sanjeev Joshi ,  Adam Kablanian ,  Kartik Mohanram

    发明人： Sundar Iyer ,  Shang-Tse Chuang ,  Thu Nguyen ,  Sanjeev Joshi ,  Adam Kablanian ,  Kartik Mohanram

    IPC分类号： G11C8/16 ,  G11C11/419 ,  G11C7/10 ,  G11C7/22

    CPC分类号： G11C11/419 ,  G11C7/1006 ,  G11C7/1051 ,  G11C7/1075 ,  G11C7/22 ,  G11C8/16 ,  G11C11/412

    摘要： Static random access memory (SRAM) circuits are used in most digital integrated circuits to store data. To handle multiple memory users, an efficient dual port six transistor (6T) SRAM memory cell is proposed. The dual port 6T SRAM cell uses independent word lines and bit lines such that the true side and the false side of the SRAM cell may be accessed independently. Single-ended reads allow the two independent word lines and bit lines to handle two reads in a single cycle using spatial domain multiplexing. Writes can be handled faster that read operations such that two writes can be handled in a single cycle using time division multiplexing. To further improve the operation of the dual port 6T SRAM cell a number of algorithmic techniques are used to improve the operation of the memory system.

    摘要翻译： 大多数数字集成电路中使用静态随机存取存储器（SRAM）电路来存储数据。 为了处理多个内存用户，提出了一种高效的双端口六晶体管（6T）SRAM存储单元。 双端口6T SRAM单元使用独立的字线和位线，使得可以独立访问SRAM单元的真实面和假面。 单端读取允许两个独立的字线和位线使用空间域复用在单个周期中处理两个读取。 可以更快地处理写入操作，使得可以使用时分复用在单个周期中处理两个写入操作。 为了进一步提高双端口6T SRAM单元的运行，采用了多种算法技术来改善存储系统的运行。

    Method and apparatus for simple network management protocol bulk information processing
    10.
    发明申请
    Method and apparatus for simple network management protocol bulk information processing 有权
    用于简单网络管理协议批量信息处理的方法和装置

    公开(公告)号：US20060235971A1

    公开(公告)日：2006-10-19

    申请号：US11109539

    申请日：2005-04-18

    申请人： Keith McCloghrie ,  H. K. Vivek ,  Vinay Gaonkar ,  Sanjeev Joshi

    发明人： Keith McCloghrie ,  H. K. Vivek ,  Vinay Gaonkar ,  Sanjeev Joshi

    IPC分类号： G06F15/173

    CPC分类号： H04L41/0233 ,  H04L41/0213

    摘要： A method is disclosed for Simple Network Management Protocol (SNMP) bulk information processing. A request for a plurality of object instances stored in a storage space is received. The request specifies a condition and a maximum number of repetitions. The values of one or more object instances of the plurality of object instances are retrieved. The retrieval of object instance values is terminated when the condition is satisfied even though the maximum number of repetitions is not reached. For example, the condition may be specified by one or more pairs of Object Identifier (OID) values, wherein each pair is represented by a starting OID value and an ending OID value. In this example, the condition is satisfied when an OID value of an object instance that is retrieved is not lexicographically between the starting OID value and the ending OID value of any pair of the one or more pairs.

    摘要翻译： 公开了一种用于简单网络管理协议（SNMP）批量信息处理的方法。 接收对存储在存储空间中的多个对象实例的请求。 该请求指定条件和最大重复次数。 检索多个对象实例中的一个或多个对象实例的值。 即使达不到最大重复次数，满足条件即可终止对象实例值的检索。 例如，条件可以由一对或多对对象标识符（OID）值指定，其中每对由起始OID值和结束OID值表示。 在该示例中，当检索到的对象实例的OID值不是以字典顺序在起始OID值和任何一对或多对对的结束OID值之间时满足条件。