公开(公告)号：US20130013898A1

公开(公告)日：2013-01-10

申请号：US13613820

申请日：2012-09-13

申请人： Matthew Merten ,  Avinash Sodani ,  James Hadley ,  Alexander Farcy ,  Iredamola Olopade

发明人： Matthew Merten ,  Avinash Sodani ,  James Hadley ,  Alexander Farcy ,  Iredamola Olopade

IPC分类号： G06F9/38

CPC分类号： G06F9/3851

摘要： In one embodiment, the present invention includes a method for determining if an instruction of a first thread dispatched from a first queue associated with the first thread is stalled in a pipestage of a pipeline, and if so, dispatching an instruction of a second thread from a second queue associated with the second thread to the pipeline if the second thread is not stalled. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定从与第一线程相关联的第一队列调度的第一线程的指令是否在流水线的分支中被停止的方法，如果是，则将第二线程的指令从 如果第二线程没有停止，则与第二线程相关联的第二队列到管道。 描述和要求保护其他实施例。

公开(公告)号：US20160179533A1

公开(公告)日：2016-06-23

申请号：US14581285

申请日：2014-12-23

申请人： Roger Gramunt ,  Rammohan Padmanabhan ,  Ramon Matas ,  Neal S. Moyer ,  Benjamin C. Chaffin ,  Avinash Sodani ,  Alexey P. Suprun ,  Vikram S. Sundaram ,  Chung-Lun Chan ,  Gerardo A. Fernandez ,  Julio Gago ,  Michael S. Yang ,  Aditya Kesiraju

发明人： Roger Gramunt ,  Rammohan Padmanabhan ,  Ramon Matas ,  Neal S. Moyer ,  Benjamin C. Chaffin ,  Avinash Sodani ,  Alexey P. Suprun ,  Vikram S. Sundaram ,  Chung-Lun Chan ,  Gerardo A. Fernandez ,  Julio Gago ,  Michael S. Yang ,  Aditya Kesiraju

IPC分类号： G06F9/30 ,  G11C7/10 ,  G06F12/12 ,  G06F9/38 ,  G06F9/48

CPC分类号： G06F12/122 ,  G06F9/384 ,  G06F9/3851 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/4806 ,  G06F2212/62

摘要： In one embodiment, a processor includes a frontend unit having an instruction decoder to receive and to decode instructions of a plurality of threads, an execution unit coupled to the instruction decoder to receive and execute the decoded instructions, and an instruction retirement unit having a retirement logic to receive the instructions from the execution unit and to retire the instructions associated with one or more of the threads that have an instruction or an event pending to be retired. The instruction retirement unit includes a thread arbitration logic to select one of the threads at a time and to dispatch the selected thread to the retirement logic for retirement processing.

摘要翻译： 在一个实施例中，处理器包括前端单元，前端单元具有用于接收和解码多个线程的指令的指令解码器，耦合到指令解码器以接收和执行解码指令的执行单元，以及退休指令 从执行单元接收指令并且退出与具有等待退休的指令或事件的一个或多个线程相关联的指令的逻辑。 指令退出单元包括线程仲裁逻辑，用于一次选择一个线程，并将所选线程发送到用于退出处理的退出逻辑。

公开(公告)号：US20140052963A1

公开(公告)日：2014-02-20

申请号：US14063789

申请日：2013-10-25

申请人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

发明人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/45504

摘要： A technique to perform three-source instructions. At least one embodiment of the invention relates to converting a three-source instruction into at least two instructions identifying no more than two source values.

摘要翻译： 一种执行三源指令的技术。 本发明的至少一个实施例涉及将三源指令转换成标识不超过两个源值的至少两个指令。

公开(公告)号：US20100169582A1

公开(公告)日：2010-07-01

申请号：US12317801

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F9/46

CPC分类号： G06F12/0842 ,  G06F12/0817

摘要： In one embodiment, the present invention includes a method for providing a cache block in an exclusive state to a first cache and providing the same cache block in the exclusive state to a second cache when cores accessing the two caches are executing redundant threads. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于向第一高速缓存提供处于独占状态的高速缓存块的方法，并且当访问两个高速缓存的核心正在执行冗余线程时，以独占状态将相同的高速缓存块提供给第二高速缓存。 描述和要求保护其他实施例。

公开(公告)号：US20070283129A1

公开(公告)日：2007-12-06

申请号：US11321022

申请日：2005-12-28

申请人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Glenn Hinton

发明人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Glenn Hinton

IPC分类号： G06F15/00

CPC分类号： G06F9/3017 ,  G06F9/30036 ,  G06F9/30192 ,  G06F9/3836

摘要： According to one embodiment, a method is disclosed. The method includes receiving a value at a vector length (VL) tracker and establishing a VL for subsequent micro-operations (μops) that are to be executed corresponding to the value.

摘要翻译： 根据一个实施例，公开了一种方法。 该方法包括：在向量长度（VL）跟踪器处接收一个值，并为对应于该值执行的后续微操作（muops）建立一个VL。

公开(公告)号：US20070143575A1

公开(公告)日：2007-06-21

申请号：US11315964

申请日：2005-12-21

申请人： Stephen Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael Cornaby ,  Glenn Hinton ,  Avinash Sodani

发明人： Stephen Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael Cornaby ,  Glenn Hinton ,  Avinash Sodani

IPC分类号： G06F15/00

CPC分类号： G06F9/345 ,  G06F9/3017 ,  G06F9/325 ,  G06F9/3455 ,  G06F9/3844

摘要： In one embodiment, a method for flow optimization and prediction for vector streaming single instruction, multiple data (SIMD) extension (VSSE) memory operations is disclosed. The method comprises generating an optimized micro-operation (μop) flow for an instruction to operate on a vector if the instruction is predicted to be unmasked and unit-stride, the instruction to access elements in memory, and accessing via the optimized μop flow two or more of the elements at the same time without determining masks of the two or more elements. Other embodiments are also described.

摘要翻译： 在一个实施例中，公开了一种用于向量流单个指令，多数据（SIMD）扩展（VSSE）存储器操作的流优化和预测的方法。 该方法包括：如果预测指令是未屏蔽和单步的，则生成用于对矢量进行操作的指令的优化的微操作（muop）流程，访问存储器中的元件的指令以及经由优化的muop流2访问 或更多的元素，而不确定两个或更多个元件的掩模。 还描述了其它实施例。

公开(公告)号：US20070079179A1

公开(公告)日：2007-04-05

申请号：US11240982

申请日：2005-09-30

申请人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

发明人： Stephan Jourdan ,  Avinash Sodani ,  Michael Fetterman ,  Per Hammarlund ,  Ronak Singhal ,  Glenn Hinton

IPC分类号： G06F11/00

CPC分类号： G06F9/3001 ,  G06F9/3012 ,  G06F9/3885

摘要： In one embodiment, the present invention includes a method for executing an operation on low order portions of first and second source operands using a first execution stack of a processor and executing the operation on high order portions of the first and second source operands using a second execution stack of the processor, where the operation in the second execution stack is staggered by one or more cycles from the operation in the first execution stack. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种使用处理器的第一执行堆栈来执行第一和第二源操作数的低阶部分的操作的方法，并且使用第二和第二源操作数对第一和第二源操作数的高阶部分执行操作 处理器的执行堆栈，其中第二执行堆栈中的操作与第一执行堆栈中的操作交错一个或多个周期。 描述和要求保护其他实施例。

公开(公告)号：US20070043932A1

公开(公告)日：2007-02-22

申请号：US11208916

申请日：2005-08-22

申请人： Rahul Kulkarni ,  Avinash Sodani

发明人： Rahul Kulkarni ,  Avinash Sodani

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/3838 ,  G06F9/3855 ,  G06F9/3857

摘要： Methods and apparatus to provide wakeup mechanisms for schedulers are described. In one embodiment, a scheduler broadcasts a uop scheduler identifier of a scheduled uop (or micro-operation) to one or more uops awaiting scheduling. The scheduler may further update one or more corresponding entries in a uop dependency matrix or a uop source identifiers and data buffer.

摘要翻译： 描述了为调度器提供唤醒机制的方法和装置。 在一个实施例中，调度器将调度的uop（或微操作）的uop调度器标识符广播到等待调度的一个或多个uop。 调度器可以进一步更新uop依赖矩阵或uop源标识符和数据缓冲器中的一个或多个相应条目。

公开(公告)号：US20050138338A1

公开(公告)日：2005-06-23

申请号：US10737760

申请日：2003-12-18

申请人： Avinash Sodani ,  Stephan Jourdan ,  Samie Samaan

发明人： Avinash Sodani ,  Stephan Jourdan ,  Samie Samaan

IPC分类号： G06F9/00 ,  G06F9/38

CPC分类号： G06F9/3824 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3857

摘要： Embodiments of the present invention relate to a system and method for implementing functions of a register translation table of a computer processor, with reduced area requirements as compared to known arrangements.

摘要翻译： 本发明的实施例涉及一种用于实现计算机处理器的寄存器转换表的功能的系统和方法，与已知布置相比，其面积要求减小。

公开(公告)号：US07562206B2

公开(公告)日：2009-07-14

申请号：US11323043

申请日：2005-12-30

申请人： Avinash Sodani ,  Alexandre J. Farcy ,  Stephan J. Jourdan ,  Per Hammarlund ,  Mark C. Davis

发明人： Avinash Sodani ,  Alexandre J. Farcy ,  Stephan J. Jourdan ,  Per Hammarlund ,  Mark C. Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures to predict execution clusters and facilitate inter-cluster communication are disclosed. In disclosed embodiments, sequentially ordered instructions are decoded into micro-operations. Execution of one set of micro-operations is predicted to involve execution resources to perform memory access operations and inter-cluster communication, but not to perform branching operations. Execution of a second set of micro-operations is predicted to involve execution resources to perform branching operations but not to perform memory access operations. The micro-operations are partitioned for execution in accordance with these predictions, the first set of micro-operations to a first cluster of execution resources and the second set of micro-operations to a second cluster of execution resources. The first and second sets of micro-operations are executed out of sequential order and are retired to represent their sequential instruction ordering.

摘要翻译： 公开了用于预测执行群集并促进群集间通信的微架构策略和结构。 在所公开的实施例中，顺序排序的指令被解码成微操作。 预计执行一组微操作涉及执行资源以执行存储器访问操作和集群间通信，但不执行分支操作。 预计第二组微操作的执行涉及执行资源以执行分支操作，但不执行存储器访问操作。 根据这些预测将微操作划分为执行，即第一组执行资源的第一组微操作和第二组执行资源的第二组微操作。 第一组和第二组微操作按顺序执行，并退出以表示其顺序指令排序。