公开(公告)号：US5187802A

公开(公告)日：1993-02-16

申请号：US452240

申请日：1989-12-18

申请人： Taro Inoue ,  Hidenori Umeno ,  Toru Ohtsuki ,  Kiyoshi Ogawa

发明人： Taro Inoue ,  Hidenori Umeno ,  Toru Ohtsuki ,  Kiyoshi Ogawa

IPC分类号： G06F9/46 ,  G06F9/455 ,  G06F9/48

CPC分类号： G06F9/4812 ,  G06F9/45541 ,  G06F9/45558 ,  G06F2009/45579

摘要： In a virtual machine system in which a virtual machine directly executes operations by use of the hardware without an intervention from the virtual machine control program (VMCP), at an occurrence of an input/output interruption, the system sets to a storage an event that the input/output interruption has been accepted and reserved by the VMCP. When the virtual machine processes interruption information by means of the hardware without an intervention of the VMCP, the virtual machine resets the state of the storage. When the virtual machine is set to an interruptible state, control is passed to the VMCP. The VMCP tests to determine whether or not the virtual machine has reset the state of the storage, thereby judging an acceptability of the interruption.

摘要翻译： 在虚拟机系统中虚拟机通过使用硬件直接执行操作而无需来自虚拟机控制程序（VMCP）的干预，在发生输入/输出中断时，系统将存储事件设置为存储 输入/输出中断已被VMCP接受并保留。 当虚拟机在没有VMCP干预的情况下通过硬件处理中断信息时，虚拟机重置存储器的状态。 当虚拟机设置为可中断状态时，控制将传递给VMCP。 VMCP测试以确定虚拟机是否已经重置存储器的状态，从而判断中断的可接受性。

公开(公告)号：US5553291A

公开(公告)日：1996-09-03

申请号：US120472

申请日：1993-09-14

申请人： Shunji Tanaka ,  Hidenori Umeno ,  Nobuyoshi Sugama ,  Masaru Sato

发明人： Shunji Tanaka ,  Hidenori Umeno ,  Nobuyoshi Sugama ,  Masaru Sato

IPC分类号： G06F9/455 ,  G06F9/46 ,  G06F17/16 ,  G06F9/44

CPC分类号： G06F9/45533 ,  G06F9/526

摘要： A virtual machine control method for a supercomputer enables a plurality of virtual machines to use a vector processor. Control of the use of the vector processor is through the scalar processor. When a virtual machine requires use of the vector processor, it is first determined whether one of the other virtual machines operating systems is using the vector processor. If not, the scalar processor is dispatched to the operating system requesting use of the vector processor. If another virtual machine operating system is using the vector processor, then the operating system requesting use of the vector processor is placed in a wait state until the vector processor becomes free, whereupon the scalar processor is dispatched to the operating system that had been in the wait state. The condition of the vector processor being free can be communicated directly to the scalar processor without the intervention of the virtual machine monitor.

摘要翻译： 用于超级计算机的虚拟机控制方法使多个虚拟机能够使用向量处理器。 矢量处理器的使用控制是通过标量处理器。 当虚拟机需要使用向量处理器时，首先确定其他虚拟机操作系统之一是否正在使用向量处理器。 如果不是，标量处理器被调度到操作系统，请求使用向量处理器。 如果另一个虚拟机操作系统正在使用向量处理器，则请求使用向量处理器的操作系统被置于等待状态，直到向量处理器变为空闲，然后标量处理器被发送到已经在 等待状态 矢量处理器的状态可以直接传递到标量处理器，而不需要虚拟机监视器的干预。

公开(公告)号：US5341484A

公开(公告)日：1994-08-23

申请号：US476434

申请日：1990-05-24

申请人： Shunji Tanaka ,  Akira Yamaoka ,  Hidenori Umeno ,  Masatoshi Haraguchi ,  Kiyoshi Ogawa ,  Keiji Saijo ,  Katsumi Takeda

发明人： Shunji Tanaka ,  Akira Yamaoka ,  Hidenori Umeno ,  Masatoshi Haraguchi ,  Kiyoshi Ogawa ,  Keiji Saijo ,  Katsumi Takeda

IPC分类号： G06F12/06 ,  G06F12/10 ,  G06F12/00

CPC分类号： G06F12/109 ,  G06F12/0623

摘要： A virtual machine system in which a plurality of operating systems (OS's) can run on one computer including a physical main storage (physical MS), and at least one physical extended storage (physical ES), each operating system (OS) of the OS's having a virtual MS on the physical MS and at least one virtual ES on the at least one physical ES. The system includes a first address translator for translating a virtual ES address designated by an instruction issued by one OS of the OS's on a virtual space generated by the one OS on one virtual ES of the at least one virtual ES of the one OS to a virtual physical ES address on the one virtual ES based on the virtual ES address and an address of an ES relocation table on the virtual MS of the one OS or an ES relocation register in the computer, the one virtual ES being on one physical ES of the at least one physical ES of the computer, and a second address translator for translating the virtual physical ES address to a physical ES address on the one physical ES based on the virtual physical ES address and a start address of the one virtual ES in the one physical ES.

摘要翻译： PCT No.PCT / JP89 / 00983 Sec。 371日期1990年5月24日 102（e）日期1990年5月24日PCT提交1989年9月28日PCT公布。 公开号WO90 / 05338 日期：1990年5月17日。一种其中多个操作系统（OS）可以在包括物理主存储（物理MS）和至少一个物理扩展存储（物理ES））的计算机上运行的虚拟机系统，每个操作系统 （OS）在物理MS上具有虚拟MS并且在至少一个物理ES上具有至少一个虚拟ES。 该系统包括第一地址转换器，用于将由OS的一个OS发出的指令指定的虚拟ES地址在由该OS的至少一个虚拟ES的一个虚拟ES上由一个OS产生的虚拟空间上指定给 基于虚拟ES地址的一个虚拟ES上的虚拟物理ES地址和计算机中的一个OS的虚拟MS或ES重定位寄存器上的ES重定位表的地址，一个虚拟ES位于一个物理ES上 所述计算机的所述至少一个物理ES和第二地址转换器，用于基于所述虚拟物理ES地址和所述虚拟物理ES地址中的所述一个虚拟ES的起始地址将所述虚拟物理ES地址转换为所述一个物理ES上的物理ES地址 一个物理ES。

公开(公告)号：US4887202A

公开(公告)日：1989-12-12

申请号：US890524

申请日：1986-07-30

申请人： Shunji Tanaka ,  Hidenori Umeno

发明人： Shunji Tanaka ,  Hidenori Umeno

IPC分类号： G06F9/46 ,  G06F9/48 ,  G06F13/10

CPC分类号： G06F9/4843 ,  G06F13/10

摘要： An I/O control system in a virtual machine system has at least one virtual machine (VM) running under control of a virtual machine control program (VMCP) and has a direct I/O execution mode in which an I/O interruption to the I/O device dedicated by the running VM is directly executed without intervention of the VMCP and an indirect I/O execution mode in which the I/O interruption is simulated. The I/O control system comprises identification portion for identifying the I/O device requesting the switching to the direct I/O execution mode, judge portion for judging a mode switching condition and mode selection portion for selecting one of the two modes. If the VM which contemplates the direct execution has not yet dedicated the I/O device requesting the mode switching, it dedicates the I/O device, and if the VM has not yet dedicated an I/O interrupt subclass which controls the I/O interruption of the I/O device, it dedicates the subclass, and the I/O device in the indirect I/O execution mode is switched to the direct I/O execution mode.

摘要翻译： 虚拟机系统中的I / O控制系统具有在虚拟机控制程序（VMCP）的控制下运行的至少一个虚拟机（VM），并且具有直接I / O执行模式，其中对 运行的VM专用的I / O设备直接执行，而不需要VMCP的干预和模拟I / O中断的间接I / O执行模式。 I / O控制系统包括用于识别请求切换到直接I / O执行模式的I / O设备的识别部分，用于判断模式切换条件的判断部分和用于选择两种模式之一的模式选择部分。 如果考虑到直接执行的VM尚未专门用于请求模式切换的I / O设备，则它专用于I / O设备，如果VM还没有专门用于控制I / O的I / O中断子类 中断I / O设备，它专用于子类，间接I / O执行模式中的I / O设备切换到直接I / O执行模式。

公开(公告)号：US5095427A

公开(公告)日：1992-03-10

申请号：US365694

申请日：1989-06-14

申请人： Shunji Tanaka ,  Hidenori Umeno

发明人： Shunji Tanaka ,  Hidenori Umeno

IPC分类号： G06F9/46 ,  G06F9/455 ,  G06F9/48 ,  G06F15/16 ,  G06F15/17 ,  G06F15/177

CPC分类号： G06F9/4843 ,  G06F9/45533

摘要： A method and a system in a virtual machine system controlling a simultaneous run of one or more operating systems (OS's) by use of a virtual machine control program on a real machine including a storage area for each virtual processor constituting the virtual machine for saving a status of each virtual processor, for storing an active flag indicating whether or not the virtual processor is in the active state, and for storing a running priority specified for each virtual processor by the control program wherein when an OS being running issues an instruction to set the processor to the wait state, the instruction is directly executed, a state of the virtual processor being running is stored in the status save area, a processor is selected from processors for which the nonactive state is set, a virtual processor is selected according to the running priority from a group of virtual processors not in the wait state nor in the active state, and a content of the status save area of the virtual processor is set to the processor.

摘要翻译： 一种虚拟机系统中的方法和系统，其通过在真机上使用虚拟机控制程序来控制一个或多个操作系统（OS）的同时运行，所述虚拟机控制程序包括构成虚拟机的每个虚拟处理器的存储区域，用于保存 每个虚拟处理器的状态，用于存储指示虚拟处理器是否处于活动状态的活动标志，以及用于存储由控制程序为每个虚拟处理器指定的运行优先级，其中当正在运行的OS发出设置的指令时 处理器处于等待状态，指令被直接执行，正在运行的虚拟处理器的状态被存储在状态保存区域中，从设置了非活动状态的处理器中选择处理器，根据 来自不处于等待状态的虚拟处理器的组的运行优先级和活动状态的状态保存区域的内容 al处理器设置为处理器。

公开(公告)号：US5307495A

公开(公告)日：1994-04-26

申请号：US735674

申请日：1991-07-29

申请人： Satoshi Seino ,  Hidenori Umeno ,  Kiyoshi Ogawa ,  Katsumi Takeda

发明人： Satoshi Seino ,  Hidenori Umeno ,  Kiyoshi Ogawa ,  Katsumi Takeda

IPC分类号： G06F9/46 ,  C07C17/00 ,  C07C67/00 ,  G06F15/16 ,  G06F15/163 ,  G06F15/17 ,  G06F15/177 ,  G06F13/00

CPC分类号： G06F9/52

摘要： In a computer system capable of being configured in a multiprocessor system, a plurality of virtual machines are grouped by object of use to define a plurality of processor groups. Each processor has an identifier for a processor group to which it belongs. When an instruction which requires synchronous execution among the processors is executed, the processor identifies the processor group to which it belongs and requests the synchronous execution of the instruction to only the processors in the group. In another aspect, each processor which has a request for execution refers to its own identifier to determine if the request is from a processor of the same group in order to determine whether it should execute the instruction or not. When the processor completes the execution of the instruction, it sends an end signal to the requesting processor so that another instruction from other processors in the same group can be executed.

摘要翻译： 在能够被配置在多处理器系统中的计算机系统中，多个虚拟机通过使用对象分组以定义多个处理器组。 每个处理器具有它所属的处理器组的标识符。 当执行需要在处理器之间进行同步执行的指令时，处理器识别它所属的处理器组，并请求仅向该组中的处理器指令的同步执行。 在另一方面，具有执行请求的每个处理器是指其自己的标识符，以确定该请求是否来自同一组的处理器，以便确定它是否应该执行该指令。 当处理器完成指令的执行时，它向发出请求的处理器发送结束信号，从而可以执行来自同一组中的其他处理器的另一指令。

公开(公告)号：US5437016A

公开(公告)日：1995-07-25

申请号：US909308

申请日：1992-07-06

申请人： Hiroshi Ikegaya ,  Hidenori Umeno ,  Tsuyoshi Watanabe

发明人： Hiroshi Ikegaya ,  Hidenori Umeno ,  Tsuyoshi Watanabe

IPC分类号： G06F12/10 ,  G06F12/00 ,  G06F12/06

CPC分类号： G06F12/1036

摘要： An absolute address translated from a logical address input by a user program by an address translation circuit and a prefix translation circuit, is compared with contents of a virtual processor prefix register. On the basis of the comparison result, a multi-processor field of a translation lookaside buffer (TLB) has a value indicating whether or not the entry corresponds to an area common among virtual processors. The MP field of the TLB is compared with contents of the multi-processor register, and a virtual processor field of the TLB is compared with contents of a virtual processor register. If the value coincides with the multi-processor field or if the value does not coincide with the multi-processor field and the value coincides with the virtual processor field, contents of an absolute address field of the TLB are input to an absolute address register. This increases the effective capacity and utilization of the TLB to avoid decreasing of performance of the virtual machines.

摘要翻译： 将由地址转换电路和前缀翻译电路由用户程序输入的逻辑地址的绝对地址与虚拟处理器前缀寄存器的内容进行比较。 基于比较结果，翻译后备缓冲器（TLB）的多处理器字段具有指示条目是否对应于虚拟处理器中共同的区域的值。 将TLB的MP字段与多处理器寄存器的内容进行比较，并将TLB的虚拟处理器字段与虚拟处理器寄存器的内容进行比较。 如果该值与多处理器字段一致，或者该值与多处理器字段不一致，并且该值与虚拟处理器字段一致，则TLB的绝对地址字段的内容被输入到绝对地址寄存器。 这增加了TLB的有效容量和利用率，以避免虚拟机的性能下降。