利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.03 秒)

    Method for fabricating high tensile stress film
    12.
    发明授权
    Method for fabricating high tensile stress film 有权
    高拉伸应力薄膜的制造方法

    公开(公告)号：US07846804B2

    公开(公告)日：2010-12-07

    申请号：US11758623

    申请日：2007-06-05

    申请人： Hsiu-Lien Liao ,  Neng-Kuo Chen ,  Teng-Chun Tsai ,  Yi-Wei Chen

    发明人： Hsiu-Lien Liao ,  Neng-Kuo Chen ,  Teng-Chun Tsai ,  Yi-Wei Chen

    IPC分类号： H01L21/336

    CPC分类号： H01L21/324 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7843

    摘要： A method and an apparatus for fabricating a high tensile stress film includes providing a substrate, forming a poly stressor on the substrate, and performing an ultra violet rapid thermal process (UVRTP) for curing the poly stressor and adjusting its tensile stress status, thus the poly stressor serves as a high tensile stress film. Due to a combination of energy from photons and heat, the tensile stress status of the high tensile stress film is adjusted in a relatively shorter process period or under a relatively lower temperature.

    摘要翻译： 用于制造高拉伸应力膜的方法和装置包括提供基板，在基板上形成多应力器，并执行紫外线快速热处理（UVRTP），用于固化聚应力器并调整其拉伸应力状态，因此 多应力器作为高拉伸应力膜。 由于来自光子和热的能量的组合，高拉伸应力膜的拉伸应力状态在相对较短的工艺周期或相对较低的温度下调节。

    Method for forming a gate and etching a conductive layer
    13.
    发明申请
    Method for forming a gate and etching a conductive layer 有权
    形成栅极并蚀刻导电层的方法

    公开(公告)号：US20070264836A1

    公开(公告)日：2007-11-15

    申请号：US11382470

    申请日：2006-05-09

    申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

    发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

    IPC分类号： H01L21/302 ,  H01L21/461

    CPC分类号： H01L21/32139 ,  H01L21/28035 ,  H01L21/28202 ,  H01L21/31111 ,  H01L29/518

    摘要： A method for forming a gate and a method for etching a conductive layer are provided. First, a substrate is provided, including a dielectric layer and a conductive layer on its surface in order. Subsequently, a patterned silicon nitride layer is formed on the conductive layer as a hard mask, and the hydrogen concentration of the patterned silicon nitride layer is more than 1022 atoms/cm3. Thereafter, the conductive layer and the dielectric layer are etched utilizing the hard mask as a mask. Finally, an etching solution is utilized to remove the hard mask.

    摘要翻译： 提供一种形成栅极的方法和蚀刻导电层的方法。 首先，在其表面上依次提供包括电介质层和导电层的基板。 随后，在导电层上形成图案化氮化硅层作为硬掩模，并且图案化氮化硅层的氢浓度大于10 22原子/ cm 3 >。 此后，使用硬掩模作为掩模蚀刻导电层和电介质层。 最后，使用蚀刻溶液去除硬掩模。

    METHOD FOR FABRICATING MOS TRANSISTOR
    17.
    发明申请
    METHOD FOR FABRICATING MOS TRANSISTOR 审中-公开
    制造MOS晶体管的方法

    公开(公告)号：US20110065245A1

    公开(公告)日：2011-03-17

    申请号：US12558565

    申请日：2009-09-13

    申请人： Jei-Ming Chen ,  Kuo-Chih Lai ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

    发明人： Jei-Ming Chen ,  Kuo-Chih Lai ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

    IPC分类号： H01L21/336

    CPC分类号： H01L29/7833 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7843 ,  H01L29/7847

    摘要： A method for fabricating a metal-oxide semiconductor (MOS) transistor is disclosed. The method includes the steps of: providing a semiconductor substrate; forming a gate structure on the semiconductor substrate and a source/drain region in the semiconductor substrate adjacent to two sides of the gate structure; covering a stress layer on the gate structure and the source/drain region; etching away the stress layer to form a plurality of openings with larger top and smaller bottom to expose surface of the gate structure and the source/drain region; forming a metal layer in the openings; and using the stress layer as a salicide block to react the metal layer with the gate structure and the source/drain region for forming a plurality of silicide layers.

    摘要翻译： 公开了一种用于制造金属氧化物半导体（MOS）晶体管的方法。 该方法包括以下步骤：提供半导体衬底; 在所述半导体衬底上形成栅极结构，在所述半导体衬底中与所述栅极结构的两侧相邻的源/漏区; 覆盖栅极结构和源极/漏极区域上的应力层; 蚀刻掉应力层以形成具有较大顶部和较小底部的多个开口以暴露栅极结构和源极/漏极区域的表面; 在开口中形成金属层; 并且使用应力层作为自对准硅化物块使金属层与栅极结构和源极/漏极区域反应以形成多个硅化物层。