公开(公告)号：US08324681B2

公开(公告)日：2012-12-04

申请号：US13162386

申请日：2011-06-16

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US07999295B2

公开(公告)日：2011-08-16

申请号：US12337289

申请日：2008-12-17

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L27/108 ,  H01L29/76 ,  H01L29/94 ,  H01L31/119

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/4234

摘要： A manufacturing method for stacked, non-volatile memory devices provides a plurality of bitline layers and wordline layers with charge trapping structures. The bitline layers have a plurality of bitlines formed on an insulating layer, such as silicon on insulator technologies. The wordline layers are patterned with respective pluralities of wordlines and charge trapping structures orthogonal to the bitlines.

摘要翻译： 用于堆叠的非易失性存储器件的制造方法提供具有电荷俘获结构的多个位线层和字线层。 位线层具有形成在绝缘层上的多个位线，例如绝缘体上硅技术。 用相应的多个字线和与位线正交的电荷俘获结构对字线层进行构图。

公开(公告)号：US20090057748A1

公开(公告)日：2009-03-05

申请号：US11892980

申请日：2007-08-29

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L29/788 ,  H01L21/8239

CPC分类号： H01L29/792 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578

摘要： A memory and a manufacturing method thereof are provided. The memory includes a dielectric layer, a polysilicon layer, a first buried diffusion, a second buried diffusion, a charge storage structure and a gate. The polysilicon layer is disposed on the dielectric layer and electrically connected to at least a voltage. The first buried diffusion and the second buried diffusion are separately disposed in the surface of the polysilicon layer. The charge storage structure is disposed on the polysilicon layer and positioned between the first buried diffusion and the second buried diffusion. The gate is disposed on the charge storage structure.

摘要翻译： 提供了一种存储器及其制造方法。 存储器包括电介质层，多晶硅层，第一掩埋扩散层，第二掩埋扩散层，电荷存储结构和栅极。 多晶硅层设置在电介质层上并电连接至少一个电压。 第一掩埋扩散部和第二掩埋扩散部分别设置在多晶硅层的表面。 电荷存储结构设置在多晶硅层上并且位于第一掩埋扩散区和第二掩埋扩散区之间。 栅极设置在电荷存储结构上。

公开(公告)号：US08362615B2

公开(公告)日：2013-01-29

申请号：US11892980

申请日：2007-08-29

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578

摘要： A memory and a manufacturing method thereof are provided. The memory includes a dielectric layer, a polysilicon layer, a first buried diffusion, a second buried diffusion, a charge storage structure and a gate. The polysilicon layer is disposed on the dielectric layer and electrically connected to at least a voltage. The first buried diffusion and the second buried diffusion are separately disposed in the surface of the polysilicon layer. The charge storage structure is disposed on the polysilicon layer and positioned between the first buried diffusion and the second buried diffusion. The gate is disposed on the charge storage structure.

公开(公告)号：US07977735B2

公开(公告)日：2011-07-12

申请号：US12717076

申请日：2010-03-03

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US20090096017A1

公开(公告)日：2009-04-16

申请号：US12337289

申请日：2008-12-17

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/4234

摘要： A manufacturing method for stacked, non-volatile memory devices provides a plurality of bitline layers and wordline layers with charge trapping structures. The bitline layers have a plurality of bitlines formed on an insulating layer, such as silicon on insulator technologies. The wordline layers are patterned with respective pluralities of wordlines and charge trapping structures orthogonal to the bitlines.

摘要翻译： 用于堆叠的非易失性存储器件的制造方法提供具有电荷俘获结构的多个位线层和字线层。 位线层具有形成在绝缘层上的多个位线，例如绝缘体上硅技术。 用相应的多个字线和与位线正交的电荷俘获结构对字线层进行构图。

公开(公告)号：US20070134855A1

公开(公告)日：2007-06-14

申请号：US11425959

申请日：2006-06-22

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L21/8232 ,  H01L21/335

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bitline and word line layers stacked on top of each other. The bitline layers comprise a plurality of bitlines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括可以使用先进的处理技术形成的多个位线，从而使设备的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US08022489B2

公开(公告)日：2011-09-20

申请号：US11134155

申请日：2005-05-20

申请人： Hang-Ting Lue ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Hang-Ting Lue ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： H01L29/788 ,  H01L27/108 ,  H01L27/11 ,  H01L27/112

CPC分类号： H01L27/115 ,  G11C16/0408 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/515

摘要： An air tunnel floating gate memory cell includes an air tunnel defined over a substrate. A first polysilicon layer (floating gate) is defined over the air tunnel. An oxide layer is disposed over the first polysilicon layer such that the oxide layer caps the first polysilicon layer and defines the sidewalls of the air tunnel. A second polysilicon layer, functioning as a word line, is defined over the oxide layer. A method for making an air tunnel floating gate memory cell is also disclosed. A sacrificial layer is formed over a substrate. A first polysilicon layer is formed over the sacrificial layer. An oxide layer is deposited over the first polysilicon layer such that the oxide layer caps the first polysilicon layer and defines the sidewalls of the sacrificial layer. A hot phosphoric acid (H3PO4) dip is used to etch away the sacrificial layer to form an air tunnel.

摘要翻译： 空气隧道浮动栅极存储单元包括限定在衬底上的空气通道。 在空气隧道上定义第一多晶硅层（浮栅）。 氧化物层设置在第一多晶硅层上，使得氧化物层覆盖第一多晶硅层并限定空气通道的侧壁。 用作字线的第二多晶硅层被定义在氧化物层上。 还公开了一种制造空气通道浮动栅极存储单元的方法。 在衬底上形成牺牲层。 在牺牲层上形成第一多晶硅层。 在第一多晶硅层上沉积氧化物层，使得氧化物层覆盖第一多晶硅层并限定牺牲层的侧壁。 使用热磷酸（H 3 PO 4）浸渍来蚀刻掉牺牲层以形成空气通道。

公开(公告)号：US07709334B2

公开(公告)日：2010-05-04

申请号：US11425959

申请日：2006-06-22

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang-Yeu Hsieh

IPC分类号： H01L21/336

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US20060261402A1

公开(公告)日：2006-11-23

申请号：US11134155

申请日：2005-05-20

申请人： Hang-Ting Lue ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh

发明人： Hang-Ting Lue ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh

IPC分类号： H01L29/78 ,  H01L21/4763

CPC分类号： H01L27/115 ,  G11C16/0408 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/515

摘要： An air tunnel floating gate memory cell includes an air tunnel defined over a substrate. A first polysilicon layer (floating gate) is defined over the air tunnel. An oxide layer is disposed over the first polysilicon layer such that the oxide layer caps the first polysilicon layer and defines the sidewalls of the air tunnel. A second polysilicon layer, functioning as a word line, is defined over the oxide layer. A method for making an air tunnel floating gate memory cell is also disclosed. A sacrificial layer is formed over a substrate. A first polysilicon layer is formed over the sacrificial layer. An oxide layer is deposited over the first polysilicon layer such that the oxide layer caps the first polysilicon layer and defines the sidewalls of the sacrificial layer. A hot phosphoric acid (H3PO4) dip is used to etch away the sacrificial layer to form an air tunnel.

摘要翻译： 空气隧道浮动栅极存储单元包括限定在衬底上的空气通道。 在空气隧道上定义第一多晶硅层（浮栅）。 氧化物层设置在第一多晶硅层上，使得氧化物层覆盖第一多晶硅层并限定空气通道的侧壁。 用作字线的第二多晶硅层被定义在氧化物层上。 还公开了一种制造空气通道浮动栅极存储单元的方法。 在衬底上形成牺牲层。 在牺牲层上形成第一多晶硅层。 在第一多晶硅层上沉积氧化物层，使得氧化物层覆盖第一多晶硅层并限定牺牲层的侧壁。 使用热磷酸（H 3 PO 4）浸渍以蚀刻掉牺牲层以形成空气通道。