公开(公告)号：US08865732B2

公开(公告)日：2014-10-21

申请号：US13396339

申请日：2012-02-14

申请人： Zilin Huang ,  Jeff Jin ,  Timothy Machajewski ,  William R. Antonios-McCrea ,  Maureen McKenna ,  Daniel Poon ,  Paul A. Renhowe ,  Martin Sendzik ,  Cynthia Shafer ,  Aaron Smith ,  Yongjin Xu ,  Qiong Zhang ,  Zheng Chen

发明人： Zilin Huang ,  Jeff Jin ,  Timothy Machajewski ,  William R. Antonios-McCrea ,  Maureen McKenna ,  Daniel Poon ,  Paul A. Renhowe ,  Martin Sendzik ,  Cynthia Shafer ,  Aaron Smith ,  Yongjin Xu ,  Qiong Zhang ,  Zheng Chen

IPC分类号： A61K31/505 ,  C07D241/02

CPC分类号： A61K31/4439 ,  A61K31/444 ,  A61K31/4709 ,  A61K31/497 ,  A61K31/506 ,  A61K31/5383 ,  A61K45/06 ,  C07D401/14 ,  C07D403/14 ,  C07D405/14 ,  C07D413/14 ,  C07D417/14 ,  C07D471/04 ,  C07D498/04 ,  A61K2300/00

摘要： New substituted heterocyclic compounds, compositions containing them, and methods of using them for the inhibition of Raf kinase activity are provided. The new compounds and compositions may be used either alone or in combination with at least one additional agent for the treatment of a Raf kinase mediated disorder, such as cancer.

摘要翻译： 提供了新的取代的杂环化合物，含有它们的组合物，以及使用它们来抑制Raf激酶活性的方法。 新化合物和组合物可以单独使用或与至少一种另外的药物组合使用，用于治疗Raf激酶介导的病症，例如癌症。

公开(公告)号：US08731995B2

公开(公告)日：2014-05-20

申请号：US12118764

申请日：2008-05-12

申请人： Jian-Tao Sun ,  Jian Hu ,  Christoph Ponath ,  Zheng Chen ,  Ling Bao ,  Qionghua Wang ,  Jianmin Wu

发明人： Jian-Tao Sun ,  Jian Hu ,  Christoph Ponath ,  Zheng Chen ,  Ling Bao ,  Qionghua Wang ,  Jianmin Wu

IPC分类号： G06Q30/00 ,  G06F17/27 ,  G06Q30/02

CPC分类号： G06Q30/0203 ,  G06F17/275 ,  G06F17/2775 ,  G06F17/2785 ,  G06Q10/10 ,  G06Q30/02 ,  G06Q30/0201 ,  G06Q30/0282 ,  G06Q99/00

摘要： A method of ranking a plurality of products includes obtaining a numerical user score for each of the plurality of products, calculating an opinion score for each of the plurality of products for which a written comparison sentiment applies, determining a final score by combining the numerical user rating and the opinion score for each of the plurality of products, and ranking the plurality of products based on the final score. The opinion score is derived from one or more written comparison sentiments containing a first product name and a second product name. In another aspect, a computer readable medium has instructions stored thereon which, when executed, cause a computer to perform a method of ranking a plurality of products including at least a first product and a second product.

摘要翻译： 一种对多个产品进行排名的方法包括获得多个产品中的每个产品的数字用户分数，计算应用了书面比较情绪的多个产品中的每个产品的意见分数，通过组合数字用户来确定最终分数 评价和多个产品中的每一个的意见得分，并且基于最终得分对多个产品进行排名。 意见分数来自包含第一个产品名称和第二个产品名称的一个或多个书面比较情绪。 在另一方面，计算机可读介质具有存储在其上的指令，当被执行时，其使得计算机执行对包括至少第一产品和第二产品的多个产品进行排序的方法。

公开(公告)号：US08682896B2

公开(公告)日：2014-03-25

申请号：US13412871

申请日：2012-03-06

申请人： Jian Hu ,  Jian-Tao Sun ,  Zheng Chen

发明人： Jian Hu ,  Jian-Tao Sun ,  Zheng Chen

IPC分类号： G06F7/00 ,  G06F17/30

CPC分类号： G06N99/005 ,  G06F17/30707

摘要： Techniques for identifying attributes in a sentence and determining a number of attributes to be associated with the sentence is described. An attribute identification (AI) framework comprises an offline training portion, an online prediction portion, and an AI algorithm module. The offline training portion utilizes the relationships between attributes within sentences input to the offline training portion to improve attribute identification of the AI algorithm module. The online prediction portion predicts, for each sentence input, the attributes of the sentence and the number of attributes the sentence is associated with by employing the AI algorithm module.

摘要翻译： 描述用于识别句子中的属性并确定与句子相关联的属性的数量的技术。 属性识别（AI）框架包括离线训练部分，在线预测部分和AI算法模块。 离线训练部分利用输入到离线训练部分的句子内的属性之间的关系来改善AI算法模块的属性识别。 在线预测部分通过使用AI算法模块来预测每个句子输入的句子的属性和句子相关联的属性的数量。

公开(公告)号：US08522126B1

公开(公告)日：2013-08-27

申请号：US12977011

申请日：2010-12-22

申请人： Zheng Chen ,  Rohith Sood ,  Loren McLaury

发明人： Zheng Chen ,  Rohith Sood ,  Loren McLaury

IPC分类号： G06F11/10

CPC分类号： G06F11/004

摘要： A programmable logic device (PLD) is provided that includes: a configuration memory including a plurality of memory cells arranged according to rows and columns, wherein a subset of the rows are RAM rows, and wherein a subset of the columns in each RAM row are RAM columns and at least one column in each RAM row is a flag bit column, the memory cells corresponding to the flag bit column and RAM rows operable to store flag bit signals; a soft error detection (SED) circuit operable to read the configuration memory to derive a checksum; a logic circuit to determine if a RAM row is being read by the SED circuit that includes an asserted flag bit; and a blocking circuit that provides a known logical value to the SED circuit responsive to the logic circuit to block readback of the memory cells corresponding to the RAM rows and RAM columns.

摘要翻译： 提供了一种可编程逻辑器件（PLD），其包括：配置存储器，包括根据行和列排列的多个存储器单元，其中行的子集是RAM行，并且其中每个RAM行中的列的子集是 RAM列和每个RAM行中的至少一列是标志位列，对应于标志位列的存储器单元和可用于存储标志位信号的RAM行; 软错误检测（SED）电路，用于读取配置存储器以得到校验和; 逻辑电路，用于确定由SED电路读取的RAM行是否包括一个断言的标志位; 以及阻塞电路，其响应于逻辑电路向SED电路提供已知的逻辑值，以阻止对应于RAM行和RAM列的存储单元的读回。

公开(公告)号：US08461894B1

公开(公告)日：2013-06-11

申请号：US13585142

申请日：2012-08-14

申请人： Fulong Zhang ,  Zheng Chen ,  Chien Kuang Chen ,  John Schadt

发明人： Fulong Zhang ,  Zheng Chen ,  Chien Kuang Chen ,  John Schadt

IPC分类号： H03H11/26

CPC分类号： H03K5/131

摘要： In one embodiment, a configurable delay element has three stages. The first stage has an 8-buffer first delay chain and an (8×1) first mux that selects one of the eight first-delay-chain outputs. The second stage has a 24-buffer second delay chain connected to receive the first-mux output and organized into three 8-buffer sub-chains and a (4×1) second mux that selects one of the four second-delay-chain outputs. The third stage has a 96-buffer third delay chain connected to receive the second-mux output and organized into three 32-buffer sub-chains and a (4×1) third mux that selects one of the four third-delay-chain outputs as the delay-element output signal. A delay-element controller provides glitch-less updates to the signal used to control the delay-element muxes by timing those updates to occur when all delay-element buffers have the same state. The controller bases the update timing on the delay-element output signal.

摘要翻译： 在一个实施例中，可配置延迟元件具有三个阶段。 第一级具有8缓冲器第一延迟链和（8×1）第一多路复用器，其选择八个第一延迟链输出之一。 第二级具有连接的24缓冲器第二延迟链，用于接收第一多路复用器输出并被组织成三个8缓冲子链和选择四个第二延迟链输出之一的（4×1）第二复用器 。 第三级具有96缓冲器第三延迟链，用于接收第二多路复用器输出，并组织成三个32缓冲子链和（4×1）第三复用器，选择四个第三延迟链输出中的一个 作为延迟元件输出信号。 延迟元件控制器通过定时在所有延迟元件缓冲器具有相同状态时进行定时的这些更新来为用于控制延迟元件多路复用器的信号提供无故障更新。 控制器基于延迟元件输出信号的更新时序。

公开(公告)号：US08368424B1

公开(公告)日：2013-02-05

申请号：US13038259

申请日：2011-03-01

申请人： Wei Han ,  Zheng Chen ,  Warren Juenemann ,  Eric Lee

发明人： Wei Han ,  Zheng Chen ,  Warren Juenemann ,  Eric Lee

IPC分类号： H03K19/173

CPC分类号： H03K19/17772

摘要： In one embodiment, a programmable logic device such as an FPGA includes a programmable fabric adapted to operate normally and in a sleep mode, and a general purpose input/output port (I/O). The I/O port is adapted to function in conventional fashion during normal operation of the programmable fabric and as a wakeup control port during the sleep mode.

摘要翻译： 在一个实施例中，诸如FPGA的可编程逻辑器件包括适于正常和处于休眠模式的可编程结构以及通用输入/输出端口（I / O）。 I / O端口适于在可编程结构的正常操作期间以常规方式起作用，并且在睡眠模式期间用作唤醒控制端口。

公开(公告)号：US08319521B1

公开(公告)日：2012-11-27

申请号：US13076300

申请日：2011-03-30

申请人： Wei Han ,  Barry Britton ,  Eric Lee ,  Zheng Chen ,  Warren Juenemann ,  Mose Wahlstrom

发明人： Wei Han ,  Barry Britton ,  Eric Lee ,  Zheng Chen ,  Warren Juenemann ,  Mose Wahlstrom

IPC分类号： H03K19/177 ,  H01L25/00

CPC分类号： H03K19/17764 ,  H03K19/17768

摘要： A programmable logic device (PLD) is disclosed that includes a non-volatile memory; a shadow register; and a data shift register (DSR) configurable to receive control information from an external programming tool, wherein the DSR is configured to shift the control information into the shadow register if the PLD is in a first programming mode, the PLD being configurable to operate in the first programming mode using the control information stored in the shadow register without the control information being stored in the non-volatile memory.

摘要翻译： 公开了一种包括非易失性存储器的可编程逻辑器件（PLD）; 影子寄存器 以及数据移位寄存器（DSR），其被配置为从外部编程工具接收控制信息，其中所述DSR被配置为如果所述PLD处于第一编程模式，则将所述控制信息移位到所述影子寄存器中，所述PLD可配置为在 使用存储在影子寄存器中的控制信息的第一编程模式，而不将控制信息存储在非易失性存储器中。

公开(公告)号：US08248136B1

公开(公告)日：2012-08-21

申请号：US13007804

申请日：2011-01-17

申请人： Fulong Zhang ,  Zheng Chen ,  Chien Kuang Chen ,  John Schadt

发明人： Fulong Zhang ,  Zheng Chen ,  Chien Kuang Chen ,  John Schadt

IPC分类号： H03H11/26

CPC分类号： H03K5/131

摘要： In one embodiment, a configurable delay element has three stages. The first stage has an 8-buffer first delay chain and an (8×1) first mux that selects one of the eight first-delay-chain outputs. The second stage has a 24-buffer second delay chain connected to receive the first-mux output and organized into three 8-buffer sub-chains and a (4×1) second mux that selects one of the four second-delay-chain outputs. The third stage has a 96-buffer third delay chain connected to receive the second-mux output and organized into three 32-buffer sub-chains and a (4×1) third mux that selects one of the four third-delay-chain outputs as the delay-element output signal. A delay-element controller provides glitch-less updates to the signal used to control the delay-element muxes by timing those updates to occur when all delay-element buffers have the same state. The controller bases the update timing on the delay-element output signal.

摘要翻译： 在一个实施例中，可配置延迟元件具有三个阶段。 第一级具有8缓冲器第一延迟链和（8×1）第一多路复用器，其选择八个第一延迟链输出之一。 第二级具有连接的24缓冲器第二延迟链，用于接收第一多路复用器输出并被组织成三个8缓冲子链和选择四个第二延迟链输出之一的（4×1）第二复用器 。 第三级具有96缓冲器第三延迟链，用于接收第二多路复用器输出，并组织成三个32缓冲子链和（4×1）第三复用器，选择四个第三延迟链输出中的一个 作为延迟元件输出信号。 延迟元件控制器通过定时在所有延迟元件缓冲器具有相同状态时进行定时的这些更新来为用于控制延迟元件多路复用器的信号提供无故障更新。 控制器基于延迟元件输出信号的更新时序。

公开(公告)号：US20120143789A1

公开(公告)日：2012-06-07

申请号：US12957521

申请日：2010-12-01

申请人： Gang Wang ,  Weizhu Chen ,  Zheng Chen

发明人： Gang Wang ,  Weizhu Chen ,  Zheng Chen

IPC分类号： G06F17/30 ,  G06F15/18 ,  G06N5/02

CPC分类号： G06F16/951

摘要： A method of generating training data for a search engine begins by retrieving log data pertaining to user click behavior. The log data is analyzed based on a click model that includes a parameter pertaining to a user intent bias representing the intent of a user in performing a search in order to determine a relevance of each of a plurality of pages to a query. The relevance of the pages is then converted into training data.

摘要翻译： 生成搜索引擎的训练数据的方法从检索与用户点击行为有关的日志数据开始。 基于点击模型分析日志数据，所述点击模型包括与用户意图偏差相关的参数，所述参数表示用户执行搜索的意图，以便确定多个页面中的每一个与查询的相关性。 然后将页面的相关性转换为训练数据。

公开(公告)号：US08156119B2

公开(公告)日：2012-04-10

申请号：US12355987

申请日：2009-01-19

申请人： Jian Hu ,  Jian-Tao Sun ,  Zheng Chen

发明人： Jian Hu ,  Jian-Tao Sun ,  Zheng Chen

IPC分类号： G06F7/00 ,  G06F17/30

CPC分类号： G06N99/005 ,  G06F17/30707

摘要： Techniques for identifying attributes in a sentence and determining a number of attributes to be associated with the sentence are described. The techniques employ an offline training portion, an online prediction portion, and an attribute identification algorithm. The offline training portion utilizes relationships between attributes within sentences input to the offline training portion to improve attribute identification of the attribute identification algorithm. The online prediction portion predicts, for each sentence input, the attributes of the sentence, and the number of attributes the sentence is associated with by employing the attribute identification algorithm.

摘要翻译： 描述用于识别句子中的属性并确定与句子相关联的属性的数量的技术。 该技术采用离线训练部分，在线预测部分和属性识别算法。 离线训练部分利用输入到离线训练部分的句子内的属性之间的关系来改进属性识别算法的属性识别。 在线预测部分通过使用属性识别算法来预测每个句子输入的句子的属性以及该句子所关联的属性的数量。