公开(公告)号：US20050125580A1

公开(公告)日：2005-06-09

申请号：US10731171

申请日：2003-12-08

申请人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Gilbert Neiger

发明人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Gilbert Neiger

IPC分类号： G06F9/455 ,  G06F9/48 ,  G06F12/00

CPC分类号： G06F9/45533 ,  G06F9/4812

摘要： The present disclosure relates to the handling of interrupts in a environment that utilizes virtual machines, and, more specifically, to the steering of interrupts between multiple logical processors running virtual machines.

摘要翻译： 本公开涉及在利用虚拟机的环境中的中断的处理，更具体地，涉及在运行虚拟机的多个逻辑处理器之间的中断的转向。

公开(公告)号：US20100011187A1

公开(公告)日：2010-01-14

申请号：US12584138

申请日：2009-09-01

申请人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-Jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

发明人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-Jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

IPC分类号： G06F12/10 ,  G06F12/00 ,  G06F13/28

CPC分类号： G06F12/1081 ,  G06F12/1036 ,  G06F12/109

摘要： An embodiment of the present invention is a technique to enhance address translation performance. A register stores capability indicators to indicate capability supported by a circuit in a chipset for address translation of a guest physical address to a host physical address. A plurality of multi-level page tables is used for page walking in the address translation. Each of the page tables has page table entries. Each of the page table entries has at least an entry specifier corresponding to the capability indicated by the capability indicators.

摘要翻译： 本发明的一个实施例是一种增强地址转换性能的技术。 寄存器存储用于指示由芯片组中的电路支持的能力指示符，用于将客体物理地址地址转换为主机物理地址。 在地址转换中使用多个多级页表进行页面行走。 每个页表都有页表项。 每个页表条目至少具有与能力指示符指示的能力对应的条目说明符。

公开(公告)号：US07334107B2

公开(公告)日：2008-02-19

申请号：US10956206

申请日：2004-09-30

申请人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

发明人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

IPC分类号： G06F12/00 ,  G06F13/28

CPC分类号： G06F12/1027 ,  G06F12/1081 ,  G06F2212/151 ,  G06F2212/683

摘要： An embodiment of the present invention is a technique to provide cache support for direct memory access address translation. A cache structure stores cached entries used in address translation of a guest physical address to a host physical address. The guest physical address corresponds to a guest domain identified by a guest domain identifier in an input/output (I/O) transaction requested by an I/O device. A register stores an invalidating domain identifier identifying an invalidating domain and an indicator indicating invalidating an entry in the cached entries having a tag.

摘要翻译： 本发明的实施例是提供用于直接存储器访问地址转换的高速缓存支持的技术。 高速缓存结构将客户物理地址的地址转换中使用的缓存条目存储到主机物理地址。 访客物理地址对应于由I / O设备请求的输入/输出（I / O）事务中的来宾域标识符标识的访客域。 寄存器存储标识无效域的无效域标识符和指示使具有标签的缓存条目中的条目无效的指示符。

公开(公告)号：US20070156968A1

公开(公告)日：2007-07-05

申请号：US11323262

申请日：2005-12-30

申请人： Rajesh Madukkarumukumana ,  Sridhar Muthrasanallur ,  Ramakrishna Huggahalli ,  Rameshkumar Illikkal

发明人： Rajesh Madukkarumukumana ,  Sridhar Muthrasanallur ,  Ramakrishna Huggahalli ,  Rameshkumar Illikkal

IPC分类号： G06F13/28

CPC分类号： G06F12/0879 ,  G06F12/0862 ,  G06F12/1036 ,  G06F12/1081 ,  G06F12/109 ,  G06F12/145 ,  G06F13/28

摘要： Embodiments of an apparatus, method, and system for encoding direct cache access transactions based on a memory access data structure are disclosed. In one embodiment, an apparatus includes memory access logic and transaction logic. The memory access logic is to determine whether to allow a memory access based on a memory access data structure. The transaction logic is to assign direct cache access attributes to a transaction based on the memory access data structure.

摘要翻译： 公开了一种用于基于存储器访问数据结构对直接高速缓存访​​问事务进行编码的装置，方法和系统的实施例。 在一个实施例中，装置包括存储器访问逻辑和事务逻辑。 存储器访问逻辑是确定是否允许基于存储器访问数据结构的存储器访问。 事务逻辑是基于存储器访问数据结构将直接缓存访问属性分配给事务。

公开(公告)号：US20060288130A1

公开(公告)日：2006-12-21

申请号：US11157675

申请日：2005-06-21

申请人： Rajesh Madukkarumukumana ,  Udo Steinberg ,  Steven Bennett ,  Andrew Anderson ,  Gilbert Neiger

发明人： Rajesh Madukkarumukumana ,  Udo Steinberg ,  Steven Bennett ,  Andrew Anderson ,  Gilbert Neiger

IPC分类号： G06F13/28

CPC分类号： G06F12/1081 ,  G06F13/28

摘要： A apparatus is disclosed. The apparatus includes a remapping circuit to facilitate access of one or more I/O devices to a memory device for direct memory access (DMA) transactions. The remapping circuit includes a translation mechanism to perform memory address translations for I/O DMA transactions via address window-based translations.

摘要翻译： 公开了一种装置。 该装置包括重新映射电路，以便于将一个或多个I / O设备访问到用于直接存储器访问（DMA）事务的存储器设备。 重新映射电路包括一个翻译机制，用于通过地址窗口的翻译来执行用于I / O DMA事务的存储器地址转换。

公开(公告)号：US20060130060A1

公开(公告)日：2006-06-15

申请号：US11008911

申请日：2004-12-10

申请人： Andrew Anderson ,  Steven Bennett ,  Erik Cota-Robles ,  Alain Kagi ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Sebastian Schoenberg ,  Richard Uhlig ,  Michael Rothman ,  Vincent Zimmer ,  Stalinselvaraj Jeyasingh

发明人： Andrew Anderson ,  Steven Bennett ,  Erik Cota-Robles ,  Alain Kagi ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Sebastian Schoenberg ,  Richard Uhlig ,  Michael Rothman ,  Vincent Zimmer ,  Stalinselvaraj Jeyasingh

IPC分类号： G06F9/455

CPC分类号： G06F9/45533

摘要： In some embodiments, the invention involves a system to deprivilege components of a virtual machine monitor and enable deprivileged service virtual machines (SVMs) to handle selected trapped events. An embodiment of the invention is a hybrid VMM operating on a platform with hardware virtualization support. The hybrid VMM utilizes features from both hypervisor-based and host-based VMM architectures. In at least one embodiment, the functionality of a traditional VMM is partitioned into a small platform-dependent part called a micro-hypervisor (MH) and one or more platform-independent parts called service virtual machines (SVMs). The micro-hypervisor operates at a higher virtual machine (VM) privilege level than any SVM, while the SVM and other VMs may still have access to any instruction set architecture (ISA) privilege level. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，本发明涉及一种剥夺虚拟机监视器组件的系统，并使得被剥夺虚拟机的虚拟机（SVM）能够处理选定的被捕获的事件。 本发明的实施例是在具有硬件虚拟化支持的平台上运行的混合VMM。 混合VMM利用基于虚拟机管理程序和基于主机的VMM架构的功能。 在至少一个实施例中，传统VMM的功能被划分为称为微管理程序（MH）的小平台相关部分和称为服务虚拟机（SVM）的一个或多个平台无关部件。 微型管理程序在比任何SVM更高的虚拟机（VM）权限级别运行，而SVM和其他VM可能仍然可以访问任何指令集体系结构（ISA）特权级别。 描述和要求保护其他实施例。

公开(公告)号：US20060005184A1

公开(公告)日：2006-01-05

申请号：US10880929

申请日：2004-06-30

申请人： Vijay Tewari ,  Rajesh Madukkarumukumana ,  Yasser Rasheed

发明人： Vijay Tewari ,  Rajesh Madukkarumukumana ,  Yasser Rasheed

IPC分类号： G06F9/455

CPC分类号： G06F9/45533

摘要： A system management request for a system management function is received from a virtual machine. A successful status is returned to the virtual machine in response to the system management request. A system management function is performed in response to the system management request and an aggregation of other system management requests directed to the system management function made by other virtual machines.

摘要翻译： 从虚拟机接收到系统管理功能的系统管理请求。 响应于系统管理请求，将成功的状态返回给虚拟机。 响应于系统管理请求和针对由其他虚拟机进行的系统管理功能的其他系统管理请求的聚合来执行系统管理功能。

公开(公告)号：US20050091406A1

公开(公告)日：2005-04-28

申请号：US10695006

申请日：2003-10-27

申请人： Rajesh Madukkarumukumana ,  Jie Ni

发明人： Rajesh Madukkarumukumana ,  Jie Ni

IPC分类号： H04L12/56 ,  H04L29/06 ,  G06F15/16

CPC分类号： H04L29/06 ,  H04L49/90 ,  H04L69/10 ,  H04L69/16 ,  H04L69/163

摘要： Provided are a method, system, and article of manufacture, wherein in one embodiment of the method metadata related to a packet may be allocated in a host memory by a protocol processor, wherein the host memory may be comprised in a host that may be capable of being coupled to a network adapter. The metadata may be copied from the host memory to an adapter memory that may be associated with the network adapter. The copied metadata may be processed by the protocol processor.

摘要翻译： 提供了一种方法，系统和制品，其中在方法的一个实施例中，与分组有关的元数据可以由协议处理器在主机存储器中分配，其中主机存储器可以包括在可能能够 被耦合到网络适配器。 可以将元数据从主机存储器复制到可能与网络适配器相关联的适配器存储器。 复制的元数据可以由协议处理器来处理。

公开(公告)号：US20050030972A1

公开(公告)日：2005-02-10

申请号：US10637370

申请日：2003-08-07

申请人： Rajesh Madukkarumukumana ,  Jie Ni

发明人： Rajesh Madukkarumukumana ,  Jie Ni

IPC分类号： H04L12/56 ,  H04L12/66

CPC分类号： H04L49/9026 ,  H04L49/90 ,  H04L49/9052

摘要： Provided are a method, system, and article of manufacture, wherein in one implementation of the method a memory buffer is allocated in a host memory by a protocol processor, wherein the host memory is comprised in a host that is coupled to a network adapter. A packet is processed initially at the network adapter to generate data for offloading to the memory buffer in the host. The generated data is offloaded by the protocol processor to the memory buffer in the host. The offloaded data is processed by the protocol processor.

摘要翻译： 提供了一种方法，系统和制品，其中在方法的一个实现中，存储器缓冲器被协议处理器分配在主机存储器中，其中主机存储器包括在耦合到网络适配器的主机中。 最初在网络适配器处理数据包以生成用于卸载到主机中的存储器缓冲器的数据。 生成的数据由协议处理器卸载到主机中的存储器缓冲区。 卸载的数据由协议处理器处理。