公开(公告)号：US20090024842A1

公开(公告)日：2009-01-22

申请号：US11778936

申请日：2007-07-17

申请人： Michael T. Clark ,  Jelena Ilic ,  Syed Faisal Ahmed ,  Michael T. DiBrino

发明人： Michael T. Clark ,  Jelena Ilic ,  Syed Faisal Ahmed ,  Michael T. DiBrino

IPC分类号： G06F9/315

CPC分类号： G06F9/325 ,  G06F9/264 ,  G06F9/3017 ,  G06F9/3802 ,  G06F9/382 ,  G06F9/3842 ,  G06F9/3867

摘要： In an embodiment, a microcode unit for a processor is contemplated. The microcode unit comprises a microcode memory storing a plurality of microcode routines executable by the processor, wherein each microcode routine comprises two or more microcode operations. Coupled to the microcode memory, the sequence control unit is configured to control reading microcode operations from the microcode memory to be issued for execution by the processor. The sequence control unit is configured to stall issuance of microcode operations forming a body of a loop in a first routine of the plurality of microcode routines until a loop counter value that indicates a number of iterations of the loop is received by the sequence control unit.

摘要翻译： 在一个实施例中，预期用于处理器的微代码单元。 微代码单元包括存储可由处理器执行的多个微代码例程的微代码存储器，其中每个微代码程序包括两个或多个微代码操作。 耦合到微代码存储器，顺序控制单元被配置为控制从微代码存储器读取微代码操作以供处理器执行。 顺序控制单元被配置为阻止在多个微代码例程的第一程序中形成循环体的微码操作的发布，直到由序列控制单元接收到指示循环的迭代次数的循环计数值。

公开(公告)号：US20090006791A1

公开(公告)日：2009-01-01

申请号：US11770333

申请日：2007-06-28

申请人： Michael T. Clark ,  Matthew Rafacz

发明人： Michael T. Clark ,  Matthew Rafacz

IPC分类号： G06F12/16

CPC分类号： G06F9/30032 ,  G06F9/30192

摘要： A system and method for copying and initializing a block of memory. To copy several data entities from a source region of memory to a destination region of memory, an instruction may copy each data entity one at a time. If an aggregate condition is determined to be satisfied, multiple data entities may be copied simultaneously. The aggregate condition may rely on an aggregate data size, the size of the data entities to be copied, and the alignment of the source and destination addresses.

摘要翻译： 一种用于复制和初始化一块存储器的系统和方法。 为了将多个数据实体从存储器的源区域复制到存储器的目的地区域，指令可以一次复制每个数据实体。 如果确定满足聚合条件，则可以同时复制多个数据实体。 聚合条件可能依赖于聚合数据大小，要复制的数据实体的大小以及源和目标地址的对齐。

公开(公告)号：US07257679B2

公开(公告)日：2007-08-14

申请号：US10956685

申请日：2004-10-01

申请人： Michael T. Clark

发明人： Michael T. Clark

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F9/30083 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3891

摘要： In one embodiment, a system comprises a first processor core and a second processor core. The first processor core is configured to communicate an address range indication identifying an address range that the first processor core is monitoring for an update. The first processor core is configured to communicate the address range indication responsive to executing a first instruction defined to cause the first processor core to monitor the address range. Coupled to receive the address range indication, the second processor core is configured, responsive to executing a store operation that updates at least one byte in the address range, to signal the first processing core. Coupled to receive the signal from the second processor core, the first processor core is configured to exit a first state in which the first processor core is awaiting the update in the address range responsive to the signal.

摘要翻译： 在一个实施例中，系统包括第一处理器核和第二处理器核。 第一处理器核心被配置为传送识别第一处理器核心正在监视更新的地址范围的地址范围指示。 第一处理器核心被配置为响应于执行被定义为使第一处理器核心监视地址范围的第一指令而通信地址范围指示。 耦合以接收地址范围指示，响应于执行更新地址范围中的至少一个字节的存储操作来配置第二处理器核，以向第一处理核心发信号。 为了从第二处理器核心接收信号，第一处理器核心被配置为退出第一状态，其中第一处理器核心在响应于该信号的地址范围内等待更新。

公开(公告)号：US07124286B2

公开(公告)日：2006-10-17

申请号：US09824890

申请日：2001-04-02

申请人： Kevin J. McGrath ,  Michael T. Clark ,  James B. Keller

发明人： Kevin J. McGrath ,  Michael T. Clark ,  James B. Keller

IPC分类号： G06F9/30

CPC分类号： G06F9/30185 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30112 ,  G06F9/30123 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/342 ,  G06F9/45516

摘要： A processor supports a processing mode in which the address size is greater than 32 bits and the operand size may be 32 or 64 bits. The address size may be nominally indicated as 64 bits, although various embodiments of the processor may implement any address size which exceeds 32 bits, up to and including 64 bits, in the processing mode. The processing mode may be established by placing an enable indication in a control register into an enabled state and by setting a first operating mode indication and a second operating mode indication in a segment descriptor to predefined states. Other combinations of the first operating mode indication and the second operating mode indication may be used to provide compatibility modes for 32 bit and 16 bit processing compatible with the x86 processor architecture (with the enable indication remaining in the enabled state).

摘要翻译： 处理器支持地址大小大于32位的处理模式，操作数大小可以是32位或64位。 地址大小可以名义上表示为64位，尽管在处理模式下，处理器的各种实施例可以实现超过32位，高达并包括64位的任何地址大小。 可以通过将控制寄存器中的使能指示置于使能状态并且通过将段描述符中的第一操作模式指示和第二操作模式指示设置为预定状态来建立处理模式。 可以使用第一操作模式指示和第二操作模式指示的其他组合来提供与x86处理器架构兼容的32位和16位处理的兼容性模式（使能指示保持在使能状态）。

公开(公告)号：US06535972B1

公开(公告)日：2003-03-18

申请号：US09441631

申请日：1999-11-16

申请人： Eric W. Mahurin ,  Michael T. Clark

发明人： Eric W. Mahurin ,  Michael T. Clark

IPC分类号： G06F930

CPC分类号： G06F9/3017 ,  G06F9/30094 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

摘要： A system and method for shared dependency checking of status flags. In certain instruction set architectures, the reading of some status flags by the instruction set is exclusive, or nearly exclusive, with respect to the reading of other status flags. Hardware for exclusively read flags may be shared in dependency checking circuitry, allowing the reading of either one flag or the other for during dependency checking of a given instruction. This may allow circuit area to be saved. For an instruction that may need access to both flags, system firmware (e.g. microcode) can be used to break the instruction into two separate instructions or operations, thereby allowing the flags to maintain their exclusivity with respect to each other.

摘要翻译： 用于状态标志的共享依赖性检查的系统和方法。 在某些指令集架构中，指令集的某些状态标志的读取对于读取其他状态标志是排他的或几乎排他的。 用于专用读取标志的硬件可以在依赖性检查电路中共享，允许在给定指令的依赖性检查期间读取一个标志或另一个标志。 这可以允许保存电路区域。 对于可能需要访问两个标志的指令，可以使用系统固件（例如微代码）将指令分解成两个单独的指令或操作，从而允许标志相对于彼此维持其排他性。

公开(公告)号：US06442707B1

公开(公告)日：2002-08-27

申请号：US09430120

申请日：1999-10-29

申请人： Kevin J. McGrath ,  Michael T. Clark ,  Scott A. White

发明人： Kevin J. McGrath ,  Michael T. Clark ,  Scott A. White

IPC分类号： H02H305

CPC分类号： G06F9/3861 ,  G06F9/32

摘要： In a processor a reorder buffer maintains a load/store (LS) fault address register (LSFAR). When the processor's load/store unit reports most LS exceptions, the reorder buffer redirects the microcode unit of the processor to execute a fault handler indicated by an address stored in the LSFAR. The LSFAR may be mapped into the register space of the processor. It may be written by a microcode routine with the address of a specific fault handler at the beginning of a microcode routine or at any time during a microcode routine. As the reorder buffer retires instructions it checks for writes to the LSFAR. If one exists, the reorder buffer loads the result data of that write into the LSFAR. In a preferred embodiment the reorder buffer retires instructions in program order and the LSFAR is not updated speculatively. Also, in a preferred embodiment, when a microcode routine exits, the LSFAR is automatically returned to a default value which indicates a generic fault handling routine.

摘要翻译： 在处理器中，重排序缓冲器维护加载/存储（LS）故障地址寄存器（LSFAR）。 当处理器的加载/存储单元报告大多数LS异常时，重排序缓冲区重定向处理器的微代码单元，以执行由存储在LSFAR中的地址指示的故障处理程序。 LSFAR可以映射到处理器的寄存器空间。 微代码程序可以在微代码程序的开始处或在微代码程序中的任何时间由具有特定故障处理程序的地址的微代码程序写入。 当重新排序缓冲区退出指令时，它会检查对LSFAR的写入。 如果存在，则重新排序缓冲区将该写入的结果数据加载到LSFAR中。 在优选实施例中，重新排序缓冲器以程序顺序退出指令，LSFAR不被推测更新。 此外，在优选实施例中，当微代码例程退出时，LSFAR自动返回到指示通用故障处理例程的默认值。

公开(公告)号：US4737507A

公开(公告)日：1988-04-12

申请号：US883663

申请日：1986-07-09

申请人： Susan J. Turner ,  Michael T. Clark

发明人： Susan J. Turner ,  Michael T. Clark

IPC分类号： A01N43/90 ,  A01N55/00 ,  A61K31/41 ,  A61P31/04 ,  C07D515/04 ,  C07D515/06 ,  C07D515/16 ,  C07D517/06 ,  C07D517/16 ,  A01N43/02 ,  C07D291/08

CPC分类号： C07D515/04 ,  A01N43/90 ,  A01N55/00 ,  C07D515/06

摘要： The invention provides a method of combating a microorganism which comprises allowing a heterocyclic pentalene derivative of general formula I ##STR1## wherein X represents an oxygen atom, a sulphur atom or an --SO-- moiety; Y represents a sulphur, selenium or tellurium atom, provided that when Y represents a selenium or tellurium atom X is an oxygen atom; and R.sup.1 and R.sup.2 together represent a --CH.sub.2 --C(CH.sub.3).sub.2 --CCl(CONH.sub.2)-- or --CH.sub.2 --A--CH.sub.2 -- linkage where A is a --CH.sub.2 --, --CH(CH.sub.3)-- or --S(O).sub.n -- moiety, where n is 0, 1 or 2; provided that when X is an oxygen atom and Y is a sulphur atom R.sup.1 and R.sup.2 together represent a --CH.sub.2 --S(O).sub.n --CH.sub.2 -- linkage and when X is an --SO-- moiety and A is a S(O).sub.n --, n is 2; to act on the microorganism or its environment; and such derivatives for use as a therapeutic substance.

摘要翻译： 本发明提供了一种抗微生物的方法，其包括使其中X表示氧原子，硫原子或-SO-部分的通式I（I）的杂环柔性烯衍生物; Y表示硫，硒或碲原子，条件是当Y表示硒或碲原子时，X为氧原子; 并且R 1和R 2一起表示-CH 2 -C（CH 3）2 -CCl（CONH 2） - 或-CH 2 -A-CH 2 - 键，其中A是-CH 2 - ， - CH（CH 3） - 或-S（O） n部分，其中n为0,1或2; 条件是当X是氧原子并且Y是硫原子时，R 1和R 2一起表示-CH 2 -S（O）n -CH 2 - 键，并且当X是-SO-部分且A是S（O）n - ，n为2; 对微生物或其环境采取行动; 和用作治疗物质的这种衍生物。

公开(公告)号：US20090300332A1

公开(公告)日：2009-12-03

申请号：US12130990

申请日：2008-05-30

申请人： Wallace P. Montgomery ,  David F. Tobias ,  Michael T. Clark

发明人： Wallace P. Montgomery ,  David F. Tobias ,  Michael T. Clark

IPC分类号： G06F9/30

CPC分类号： G06F11/3656 ,  G06F9/30003

摘要： A processor receives a command via a sideband interface on the processor to read processor state information, e.g., CPUID information. The sideband interface provides the command information to a microcode engine in the processor that executes the command to retrieve the designated processor state information at an appropriate instruction boundary and retrieves the processor state information. That processor information is stored in local buffers in the sideband interface to avoid modifying processor state. After the microcode engine completes retrieval of the information and the sideband interface command is complete, execution returns to the normal flow in the processor. Thus, the processor state information may be obtained non-destructively during processor runtime.

摘要翻译： 处理器经由处理器上的边带接口接收命令以读取处理器状态信息，例如CPUID信息。 边带接口向处理器中的微代码引擎提供命令信息，执行命令以在适当的指令边界检索指定的处理器状态信息并检索处理器状态信息。 该处理器信息存储在边带接口中的本地缓冲区中，以避免修改处理器状态。 在微代码引擎完成信息的检索并且边带接口命令完成之后，执行返回处理器中的正常流程。 因此，可以在处理器运行时期间非破坏性地获得处理器状态信息。

公开(公告)号：US20090037932A1

公开(公告)日：2009-02-05

申请号：US11831985

申请日：2007-08-01

申请人： Michael T. Clark ,  Jelena Ilic

发明人： Michael T. Clark ,  Jelena Ilic

IPC分类号： G06F9/44 ,  G06F13/24 ,  G06F15/177 ,  G06F15/76

CPC分类号： G06F13/24

摘要： A computer system includes a system memory, a plurality of processor cores, and an input/output (I/O) hub that may communicate with each of the processor cores. In response to detecting an occurrence of an internal system management interrupt (SMI), each of the processor cores may save to a system management mode (SMM) save state in the system memory, information corresponding to a source of the internal SMI. In response to detecting the internal SMI, each processor core may further initiate an I/O cycle to a predetermined port address within the I/O hub. The I/O hub may broadcast an SMI message to each of the processor cores in response to receiving the I/O cycle. Each of the processor cores may further save to the SMM save state in the system memory, respective internal SMI source information in response to receiving the broadcast SMI message.

摘要翻译： 计算机系统包括系统存储器，多个处理器核心以及可与每个处理器核心通信的输入/输出（I / O）集线器。 响应于检测到内部系统管理中断（SMI）的发生，每个处理器核心可以保存到系统存储器中的系统管理模式（SMM）保存状态，对应于内部SMI的源的信息。 响应于检测到内部SMI，每个处理器核心可以进一步向I / O集线器内的预定端口地址发起I / O周期。 响应于接收到I / O周期，I / O集线器可以向每个处理器核心广播SMI消息。 响应于接收广播SMI消息，每个处理器核心可以进一步保存到系统存储器中的SMM保存状态，相应的内部SMI源信息。

公开(公告)号：US06968444B1

公开(公告)日：2005-11-22

申请号：US10287301

申请日：2002-11-04

申请人： David E. Kroesche ,  Michael T. Clark

发明人： David E. Kroesche ,  Michael T. Clark

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3836 ,  G06F9/3822 ,  G06F9/3855

摘要： A microprocessor employing a fixed position dispatch unit. The microprocessor includes a plurality of execution units each corresponding to an issue position and configured to execute a common subset of instructions. At least a first one of the execution units includes extended logic for executing a designated instruction that others of the execution units may be incapable of executing. The microprocessor also includes a plurality of decoders coupled to the plurality of execution units. The plurality of decoders may provide positional information to cause the designated instruction to be routed to the first execution unit. Further, the microprocessor includes a dispatch control unit configured to dispatch during a dispatch cycle, the designated instruction for execution by the first execution unit based upon the positional information. The dispatch control unit may further dispatch one or more instructions within the common subset of instructions during the same dispatch cycle.

摘要翻译： 采用固定位置调度单元的微处理器。 微处理器包括多个执行单元，每个执行单元对应于发布位置并被配置为执行公共的指令子集。 执行单元中的至少第一个包括用于执行指定指令的扩展逻辑，其他执行单元可能不能执行。 微处理器还包括耦合到多个执行单元的多个解码器。 多个解码器可以提供位置信息以使指定的指令被路由到第一执行单元。 此外，微处理器包括调度控制单元，其被配置为在调度周期期间发送指定的指令，以由第一执行单元基于位置信息执行。 调度控制单元还可以在相同调度周期内在指令的公共子集内调度一个或多个指令。