公开(公告)号：US08836379B2

公开(公告)日：2014-09-16

申请号：US14175822

申请日：2014-02-07

Applicant: NXP B.V.

Inventor： Surendra Guntur ,  Ghiath Al-kadi ,  Rinze Ida Mechtildis Peter Meijer ,  Jan Hoogerbrugge ,  Hamed Fatemi

IPC: H03K17/00 ,  G06F1/08

CPC classification number: G06F1/08 ,  G06F1/04 ,  G06F1/12

Abstract: The invention provides a clock select circuit and method which uses feedback arrangements between latches in different branches, with each branch for coupling an associated clock signal to the circuit output. An override circuit is provided in one of the feedback arrangements for preventing a latching delay in that feedback arrangement. This enables rapid switching between clocks in both directions.

Abstract translation: 本发明提供一种时钟选择电路和方法，其使用不同分支中的锁存器之间的反馈装置，每个分支用于将相关联的时钟信号耦合到电路输出。 在用于防止该反馈装置中的锁定延迟的反馈装置中的一个中提供了超控电路。 这使得能够在两个方向上的时钟之间快速切换。

公开(公告)号：US20140181351A1

公开(公告)日：2014-06-26

申请号：US13725698

申请日：2012-12-21

Applicant: NXP B.V.

Inventor： Hamed Fatemi ,  Ajay Kapoor ,  Jose de Jesus Pineda de Gyvez ,  Juan Diego Echeverri Escobar

IPC: G06F13/40

CPC classification number: G06F1/329 ,  G06F13/24 ,  G06F13/364 ,  Y02D10/24

Abstract: An intelligent interrupt distributor balances interrupts (workload) in a highly parallelized system. The intelligent interrupt distributor distributes the interrupts between the processor cores. This allows lowering of voltage and frequency of individual processors and ensures that the overall system power consumption is reduced.

Abstract translation: 智能中断分配器平衡高并行化系统中的中断（工作负载）。 智能中断分配器在处理器内核之间分配中断。 这允许降低单个处理器的电压和频率，并确保降低整个系统功耗。