公开(公告)号：US07872902B2

公开(公告)日：2011-01-18

申请号：US12193267

申请日：2008-08-18

申请人： Joerg Volrath ,  Marcin Gnat

发明人： Joerg Volrath ,  Marcin Gnat

IPC分类号： G11C11/24

CPC分类号： G11C7/18 ,  G11C5/063 ,  G11C7/02 ,  G11C11/4097 ,  H01L27/0207 ,  H01L27/10885

摘要： An integrated circuit includes a memory cell array including a plurality of memory cells. A first plurality of bit lines is positioned in a first plane. The first plurality of bit lines is electrically coupled to a first set of the memory cells. A second plurality of bit lines is positioned in a second plane that is different than the first plane. The second plurality of bit lines is electrically coupled to a second set of the memory cells.

摘要翻译： 集成电路包括包括多个存储单元的存储单元阵列。 第一多个位线位于第一平面中。 第一组多个位线电耦合到第一组存储器单元。 第二多个位线位于与第一平面不同的第二平面中。 第二组多个位线电耦合到第二组存储器单元。

公开(公告)号：US06914837B2

公开(公告)日：2005-07-05

申请号：US10761242

申请日：2004-01-22

申请人： Stephan Schroeder ,  Manfred Proell ,  Aurel Von Campenhausen ,  Marcin Gnat

发明人： Stephan Schroeder ,  Manfred Proell ,  Aurel Von Campenhausen ,  Marcin Gnat

IPC分类号： G11C7/06 ,  G11C7/12 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C7/00

CPC分类号： G11C7/06 ,  G11C7/12 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C2207/005

摘要： A RAM memory with a shared sense amplifier structure, in which sense amplifiers are arranged in strips between two adjacent cell blocks and are configured as differential amplifiers. In an exemplary embodiment, a one of four bit line pairs of the two adjacent cell blocks can be selected for connection to a sense amplifier at any one time using respective isolation transistor pairs, in response to a connection control signal fed to the latter. A signal sent on a word line coupled to a memory cell associated with the selected bit line pair, provides access to the memory cell by the sense amplifier.

摘要翻译： 具有共享读出放大器结构的RAM存储器，其中读出放大器以两条相邻单元块之间的条带排列并被配置为差分放大器。 在示例性实施例中，响应于馈送给其的连接控制信号，可以选择两个相邻单元块的四个位线对中的一个，用于使用相应的隔离晶体管对在任何时间连接到读出放大器。 耦合到与所选位线对相关联的存储单元的字线上发送的信号通过读出放大器提供对存储单元的访问。