公开(公告)号：US08498342B1

公开(公告)日：2013-07-30

申请号：US12511629

申请日：2009-07-29

申请人： Li Sha ,  Ching-Han Tsai ,  Chi-Kuang Chen ,  Yaojun Luo ,  Guan-Ming Su ,  Ye Zhou

发明人： Li Sha ,  Ching-Han Tsai ,  Chi-Kuang Chen ,  Yaojun Luo ,  Guan-Ming Su ,  Ye Zhou

IPC分类号： H04N11/02

CPC分类号： H04N19/44 ,  H04N19/423 ,  H04N19/43 ,  H04N19/86

摘要： This disclosure describes tools capable of generating messages for use in deblocking filtering a video stream, the messages based on prediction parameters extracted from the video stream.

摘要翻译： 本公开描述了能够生成用于去视频流过滤的消息的工具，该消息基于从视频流中提取的预测参数。

公开(公告)号：US07516259B2

公开(公告)日：2009-04-07

申请号：US12123282

申请日：2008-05-19

申请人： Enoch Lee ,  Li Sha ,  Shuhua Xiang

发明人： Enoch Lee ,  Li Sha ,  Shuhua Xiang

IPC分类号： G06F13/14 ,  G06T1/20 ,  G06T1/00 ,  G06F13/36

CPC分类号： G06T1/20 ,  G06F3/14 ,  G09G5/001 ,  G09G5/363 ,  G09G5/393 ,  G09G5/395 ,  G09G2340/10 ,  G09G2340/125 ,  G09G2360/06 ,  G09G2360/10

摘要： The system includes an arbiter, a combined engine, a frame buffer, and a display processing unit. The arbiter provides three input channels: a first channel for graphics, a second channel for video and a third channel for processor. The arbiter performs prioritization and arbitration between the video and graphics and processor requests sent to the system. The arbiter has three output ports coupled to the combined engine. The combined engine is a hardware engine capable of processing either video data or graphics data. The output of the combined engine is provided to the frame buffer for the storage of pixel data. The output of the frame buffer is coupled to a display processing unit that renders the pixel data for display.

摘要翻译： 该系统包括仲裁器，组合引擎，帧缓冲器和显示处理单元。 仲裁器提供三个输入通道：第一个图形通道，第二个视频通道和第三个处理器通道。 仲裁器在发送到系统的视频和图形以及处理器请求之间执行优先级排序和仲裁。 仲裁器具有耦合到组合引擎的三个输出端口。 组合引擎是能够处理视频数据或图形数据的硬件引擎。 组合引擎的输出被提供给帧缓冲器以用于存储像素数据。 帧缓冲器的输出被耦合到显示处理单元，该显示处理单元呈现用于显示的像素数据。

公开(公告)号：US07310785B2

公开(公告)日：2007-12-18

申请号：US11105772

申请日：2005-04-13

申请人： Li Sha ,  Weimin Zeng

发明人： Li Sha ,  Weimin Zeng

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A design technique is disclosed that allows video processing hardware designers to effectively employ the requirements of a video processing standard (e.g., H.264 specification or other such standard) during the hardware architecture design phase of the design process. The technique eliminates or otherwise reduces costly multiple passes through the resource intensive implementation and verification portions of the design process, and allows designers to make changes to the hardware architecture design, thereby ensuring verification at the implementation phase.

摘要翻译： 公开了一种设计技术，其允许视频处理硬件设计者在设计过程的硬件架构设计阶段期间有效地采用视频处理标准（例如，H.264标准或其它此类标准）的要求。 该技术消除或以其他方式减少了设计过程的资源密集型实施和验证部分的昂贵的多次通过，并允许设计者对硬件架构设计进行更改，从而确保在实施阶段的验证。

公开(公告)号：US20050216608A1

公开(公告)日：2005-09-29

申请号：US10033324

申请日：2001-11-02

申请人： Xu Wang ,  Shuhua Xiang ,  Li Sha

发明人： Xu Wang ,  Shuhua Xiang ,  Li Sha

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A method, apparatus, computer medium, and other embodiments for selectably enabling a plurality of data transfer modes along one or more channels are described. In one embodiment, data transfer between a first device and a second device is controlled based on selecting a combination of access and operation modes. In another embodiment, a video processing system capable of selectably enabling a plurality of data transfer modes along one or more channels is described

摘要翻译： 描述了一种方法，装置，计算机介质和用于可选地实现沿着一个或多个信道的多个数据传送模式的其它实施例。 在一个实施例中，基于选择访问和操作模式的组合来控制第一设备和第二设备之间的数据传输。 在另一个实施例中，描述了能够可选地实现沿着一个或多个信道的多个数据传送模式的视频处理系统

公开(公告)号：US20050207663A1

公开(公告)日：2005-09-22

申请号：US11064738

申请日：2005-02-23

申请人： Weimin Zeng ,  Li Sha ,  Ping Zhu

发明人： Weimin Zeng ,  Li Sha ,  Ping Zhu

IPC分类号： G06K9/36 ,  G06T7/20 ,  H04N7/12 ,  H04N7/26

CPC分类号： H04N19/567 ,  G06T7/231 ,  H04N19/523

摘要： The invention relates generally to compression of video data and specifically to lowering at least a cost of motion information while encoding a macroblock. According to one embodiment, the present invention searches for a matching block that lowers a cost of encoding the macroblock including the cost of encoding motion information. According to another embodiment, the present invention lowers the cost of encoding the macroblock including the cost of encoding motion information at one or more stages of a multiresolution search.

摘要翻译： 本发明一般涉及视频数据的压缩，具体地涉及在对宏块进行编码时降低运动信息的成本。 根据一个实施例，本发明搜索降低包含编码运动信息成本的宏块编码成本的匹配块。 根据另一实施例，本发明降低了在多分辨率搜索的一个或多个阶段包括编码运动信息的成本的宏块的编码成本。

公开(公告)号：US08327046B1

公开(公告)日：2012-12-04

申请号：US13396981

申请日：2012-02-15

申请人： Li Sha ,  Ching-Han Tsai ,  Chengjun Wang

发明人： Li Sha ,  Ching-Han Tsai ,  Chengjun Wang

IPC分类号： G06F3/00

CPC分类号： H04N19/433 ,  G06F5/065 ,  H04N19/426 ,  H04N19/44

摘要： In one embodiment the present invention includes an apparatus having a random access memory, a first interface, and a second interface. The first interface is coupled between the random access memory and a plurality of storage devices, and operates in a first in first out (FIFO) manner. The second interface is coupled between the random access memory and a processor, and operates in a random access manner. As a result, the processor is not required to be in the loop when data is being transferred between the random access memory and the storage devices.

摘要翻译： 在一个实施例中，本发明包括具有随机存取存储器，第一接口和第二接口的装置。 第一接口耦合在随机存取存储器和多个存储设备之间，并且以先进先出（FIFO）的方式操作。 第二接口耦合在随机存取存储器和处理器之间，并以随机存取方式操作。 结果，当在随机存取存储器和存储设备之间传送数据时，处理器不需要处于循环中。

公开(公告)号：US08321869B1

公开(公告)日：2012-11-27

申请号：US12533308

申请日：2009-07-31

申请人： Junqiang Lan ,  Li Sha ,  Zhijian Lu ,  Ye Zhou

发明人： Junqiang Lan ,  Li Sha ,  Zhijian Lu ,  Ye Zhou

IPC分类号： G06F9/46 ,  G06F12/00 ,  G06F13/22

CPC分类号： G06F9/52

摘要： The present specification describes techniques and apparatus that enable synchronization using agent-based semaphores. In one or more implementations, a semaphore is used for a first agent to notify a second agent that the first agent has completed a particular task of a set of tasks and has completed using a shared resource for the particular task.

摘要翻译： 本说明书描述了使用基于代理的信号量进行同步的技术和装置。 在一个或多个实现中，信号量用于第一代理以通知第二代理，第一代理已经完成了一组任务的特定任务，并已完成使用用于特定任务的共享资源。

公开(公告)号：US08275978B1

公开(公告)日：2012-09-25

申请号：US12504080

申请日：2009-07-16

申请人： Li Sha ,  Ching-Han Tsai ,  Chi-Kuang Chen ,  Tzun-Wei Lee

发明人： Li Sha ,  Ching-Han Tsai ,  Chi-Kuang Chen ,  Tzun-Wei Lee

IPC分类号： G06F9/38

CPC分类号： G06F9/30058 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/3004 ,  G06F9/322 ,  G06F9/324 ,  G06F9/3806

摘要： In one embodiment the present invention includes a microprocessor that has a pipeline circuit, a branch circuit, and a control circuit. The pipeline circuit pipelines instructions for the microprocessor. The branch circuit is coupled to the pipeline circuit and operates to store branch information. The control circuit is coupled to the pipeline circuit and the branch circuit. The control circuit stores a first branch information from the pipeline circuit to the branch circuit when a first condition is met. The control circuit retrieves a second branch information from the branch stack circuit to the pipeline circuit when a second condition is met. In this manner, the need for dedicated pipeline flush circuitry is avoided.

摘要翻译： 在一个实施例中，本发明包括具有流水线电路，分支电路和控制电路的微处理器。 管道电路管道指令为微处理器。 分支电路耦合到流水线电路并操作以存储分支信息。 控制电路耦合到流水线电路和分支电路。 当满足第一条件时，控制电路将来自流水线电路的第一分支信息存储到分支电路。 当满足第二条件时，控制电路从分支堆栈电路检索第二分支信息到流水线电路。 以这种方式，避免了专用管道冲洗电路的需要。

公开(公告)号：US07982641B1

公开(公告)日：2011-07-19

申请号：US12613830

申请日：2009-11-06

申请人： Guan-Ming Su ,  Leung Chung Lai ,  Wenchi Hsu ,  Qian Tang ,  Li Sha ,  Ching-Han Tsai

发明人： Guan-Ming Su ,  Leung Chung Lai ,  Wenchi Hsu ,  Qian Tang ,  Li Sha ,  Ching-Han Tsai

IPC分类号： H03M7/00

CPC分类号： H03M7/4006 ,  H04N19/13 ,  H04N19/61

摘要： A system including a binarization module, an encoding module, and a prediction module. The binarization module is configured to binarize a syntax element and to generate symbols. The encoding module is configured to encode the symbols using context-adaptive binary arithmetic coding (CABAC). The prediction module is configured to generate a prediction for a number of renormalizations to be performed to renormalize an interval range when encoding one of the symbols. The encoding module encodes a next symbol following the one of the symbols based on the prediction before renormalization of the interval range is actually completed.

摘要翻译： 一种包括二值化模块，编码模块和预测模块的系统。 二值化模块被配置为二进制化语法元素并生成符号。 编码模块被配置为使用上下文自适应二进制算术编码（CABAC）对符号进行编码。 预测模块被配置为生成对要执行的多个重新归一化的预测，以便在对符号之一进行编码时对间隔范围进行重新归一化。 编码模块基于在实际完成间隔范围的重新归一化之前的预测，对符号之一之后的下一个符号进行编码。

公开(公告)号：US20100317593A1

公开(公告)日：2010-12-16

申请号：US12796089

申请日：2010-06-08

申请人： Brian Aquila ,  Edward Hennessy ,  Alexander Hird ,  Vibha Oza ,  Jamal Carlos Saeh ,  Li Sha

发明人： Brian Aquila ,  Edward Hennessy ,  Alexander Hird ,  Vibha Oza ,  Jamal Carlos Saeh ,  Li Sha

IPC分类号： A61K38/06 ,  C07K7/02 ,  A61P35/00 ,  A61P35/02

CPC分类号： C07D403/12

摘要： Provided herein are 2,3-dihydro-1H-indene compounds, methods for making the compounds, pharmaceutical compositions containing the compounds. The described compounds inhibit IAP proteins and can be used to treat various cancers.

摘要翻译： 本文提供了2,3-二氢-1H-茚化合物，制备该化合物的方法，含有这些化合物的药物组合物。 所述的化合物抑制IAP蛋白并可用于治疗各种癌症。