公开(公告)号：US20160336219A1

公开(公告)日：2016-11-17

申请号：US15219138

申请日：2016-07-25

申请人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Harry Gomez

发明人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Harry Gomez

IPC分类号： H01L21/762 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L21/76237 ,  H01L21/76232 ,  H01L27/088 ,  H01L27/1207 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/7851

摘要： Isolated and bulk semiconductor devices formed on a same bulk substrate and methods to form such devices are described. For example, a semiconductor structure includes a first semiconductor device having a first semiconductor body disposed on a bulk substrate. The first semiconductor body has an uppermost surface with a first horizontal plane. The semiconductor structure also includes a second semiconductor device having a second semiconductor body disposed on an isolation pedestal. The isolation pedestal is disposed on the bulk substrate. The second semiconductor body has an uppermost surface with a second horizontal plane. The first and second horizontal planes are co-planar.

摘要翻译： 描述了形成在相同体积基板上的隔离和体半导体器件以及形成这种器件的方法。 例如，半导体结构包括具有设置在体基板上的第一半导体本体的第一半导体器件。 第一半导体本体具有带有第一水平面的最上表面。 半导体结构还包括具有设置在隔离基座上的第二半导体本体的第二半导体器件。 隔离基座设置在主体基板上。 第二半导体本体具有带有第二水平面的最上表面。 第一和第二水平面是共面的。

公开(公告)号：US09484447B2

公开(公告)日：2016-11-01

申请号：US13539195

申请日：2012-06-29

申请人： Seiyon Kim ,  Kelin J. Kuhn ,  Tahir Ghani ,  Anand S. Murthy ,  Mark Armstrong ,  Rafael Rios ,  Abhijit Jayant Pethe ,  Willy Rachmady

发明人： Seiyon Kim ,  Kelin J. Kuhn ,  Tahir Ghani ,  Anand S. Murthy ,  Mark Armstrong ,  Rafael Rios ,  Abhijit Jayant Pethe ,  Willy Rachmady

IPC分类号： H01L29/78 ,  H01L21/336 ,  B82Y40/00 ,  B82Y99/00 ,  H01L29/06 ,  H01L29/786

CPC分类号： H01L29/0673 ,  B82Y40/00 ,  H01L21/30604 ,  H01L21/3105 ,  H01L21/31155 ,  H01L29/0847 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/78 ,  H01L29/78696

摘要： A nanowire device having a plurality of internal spacers and a method for forming said internal spacers are disclosed. In an embodiment, a semiconductor device comprises a nanowire stack disposed above a substrate, the nanowire stack having a plurality of vertically-stacked nanowires, a gate structure wrapped around each of the plurality of nanowires, defining a channel region of the device, the gate structure having gate sidewalls, a pair of source/drain regions on opposite sides of the channel region; and an internal spacer on a portion of the gate sidewall between two adjacent nanowires, internal to the nanowire stack. In an embodiment, the internal spacers are formed by depositing spacer material in dimples etched adjacent to the channel region. In an embodiment, the dimples are etched through the channel region. In another embodiment, the dimples are etched through the source/drain region.

摘要翻译： 公开了一种具有多个内部间隔物的纳米线器件和用于形成所述内部间隔物的方法。 在一个实施例中，半导体器件包括设置在衬底上方的纳米线堆叠，纳米线堆叠具有多个垂直堆叠的纳米线，围绕多个纳米线中的每一个缠绕的栅极结构，限定器件的沟道区，栅极 结构，其具有栅极侧壁，在沟道区域的相对侧上的一对源极/漏极区域; 以及位于纳米线堆叠内部的两个相邻纳米线之间的栅极侧壁的一部分上的内部间隔物。 在一个实施例中，内部间隔物通过在与沟道区相邻蚀刻的凹坑中沉积间隔物形成。 在一个实施例中，通过沟道区蚀刻凹坑。 在另一个实施例中，通过源/漏区蚀刻凹坑。

公开(公告)号：US20140001441A1

公开(公告)日：2014-01-02

申请号：US13539195

申请日：2012-06-29

申请人： Seiyon Kim ,  Kelin J. Kuhn ,  Tahir Ghani ,  Anand S. Murthy ,  Mark Armstrong ,  Rafael Rios ,  Abhijit Jayant Pethe ,  Willy Rachmady

发明人： Seiyon Kim ,  Kelin J. Kuhn ,  Tahir Ghani ,  Anand S. Murthy ,  Mark Armstrong ,  Rafael Rios ,  Abhijit Jayant Pethe ,  Willy Rachmady

IPC分类号： H01L29/78 ,  H01L21/336 ,  B82Y40/00 ,  B82Y99/00

CPC分类号： H01L29/0673 ,  B82Y40/00 ,  H01L21/30604 ,  H01L21/3105 ,  H01L21/31155 ,  H01L29/0847 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/78 ,  H01L29/78696

摘要： A nanowire device having a plurality of internal spacers and a method for forming said internal spacers are disclosed. In an embodiment, a semiconductor device comprises a nanowire stack disposed above a substrate, the nanowire stack having a plurality of vertically-stacked nanowires, a gate structure wrapped around each of the plurality of nanowires, defining a channel region of the device, the gate structure having gate sidewalls, a pair of source/drain regions on opposite sides of the channel region; and an internal spacer on a portion of the gate sidewall between two adjacent nanowires, internal to the nanowire stack. In an embodiment, the internal spacers are formed by depositing spacer material in dimples etched adjacent to the channel region. In an embodiment, the dimples are etched through the channel region. In another embodiment, the dimples are etched through the source/drain region.

摘要翻译： 公开了一种具有多个内部间隔物的纳米线器件和用于形成所述内部间隔物的方法。 在一个实施例中，半导体器件包括设置在衬底上方的纳米线堆叠，纳米线堆叠具有多个垂直堆叠的纳米线，围绕多个纳米线中的每一个缠绕的栅极结构，限定器件的沟道区，栅极 结构，其具有栅极侧壁，在沟道区域的相对侧上的一对源极/漏极区域; 以及位于纳米线堆叠内部的两个相邻纳米线之间的栅极侧壁的一部分上的内部间隔物。 在一个实施例中，内部间隔物通过在与沟道区相邻蚀刻的凹坑中沉积间隔物形成。 在一个实施例中，通过沟道区蚀刻凹坑。 在另一个实施例中，通过源/漏区蚀刻凹坑。

公开(公告)号：US20130334572A1

公开(公告)日：2013-12-19

申请号：US13964696

申请日：2013-08-12

申请人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar Mudanai

发明人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar Mudanai

IPC分类号： H01L29/205 ,  H01L29/78

CPC分类号： H01L29/775 ,  H01L29/0669 ,  H01L29/205 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/785 ,  H01L2029/7857

摘要： A junctionless accumulation-mode (JAM) semiconductive device is isolated from a semiconducive substrate by a reverse-bias band below a prominent feature of a JAM semiconductive body. Processes of making the JAM device include implantation and epitaxy.

摘要翻译： 通过在JAM半导体主体的突出特征之下的反向偏压带将无连接累积模式（JAM）半导体器件从半导体衬底隔离。 制造JAM器件的过程包括植入和外延。

公开(公告)号：US08507948B2

公开(公告)日：2013-08-13

申请号：US12978248

申请日：2010-12-23

申请人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar P. Mudanai

发明人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar P. Mudanai

IPC分类号： H01L29/66

CPC分类号： H01L29/775 ,  H01L29/0669 ,  H01L29/205 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/785 ,  H01L2029/7857

摘要： A junctionless accumulation-mode (JAM) semiconductive device is isolated from a semiconductive substrate by a reverse-bias band below a prominent feature of a JAM semiconductive body. Processes of making the JAM device include implantation and epitaxy.

摘要翻译： 无连接累积模式（JAM）半导体器件通过JAM半导体的突出特征之下的反向偏压带从半导体衬底隔离。 制造JAM器件的过程包括植入和外延。

公开(公告)号：US06960517B2

公开(公告)日：2005-11-01

申请号：US10610835

申请日：2003-06-30

申请人： Rafael Rios ,  Brian S. Doyle ,  Thomas D. Linton, Jr. ,  Jack Kavalieros

发明人： Rafael Rios ,  Brian S. Doyle ,  Thomas D. Linton, Jr. ,  Jack Kavalieros

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L21/3205

CPC分类号： H01L29/7853 ,  H01L29/66795

摘要： A n-gate transistor, and method of forming such, including source/drain regions connected by a channel region and a gate electrode coupled to the channel region. The channel region has many angled edges protruding into the gate electrode. The many angled edges are to act as electrically conducting channel conduits between source/drain regions.

摘要翻译： 一种n型栅极晶体管及其形成方法，包括由沟道区域连接的源极/漏极区域和耦合到沟道区域的栅电极。 通道区域具有突出到栅电极中的许多成角度的边缘。 许多成角度的边缘用作在源极/漏极区域之间的导电沟道导管。

公开(公告)号：US20090020792A1

公开(公告)日：2009-01-22

申请号：US11779284

申请日：2007-07-18

申请人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

发明人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

IPC分类号： H01L29/78 ,  H01L21/02

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： A method of forming an isolated tri-gate semiconductor body comprises patterning a bulk substrate to form a fin structure, depositing an insulating material around the fin structure, recessing the insulating material to expose a portion of the fin structure that will be used for the tri-gate semiconductor body, depositing a nitride cap over the exposed portion of the fin structure to protect the exposed portion of the fin structure, and carrying out a thermal oxidation process to oxidize an unprotected portion of the fin structure below the nitride cap. The oxidized portion of the fin isolates the semiconductor body that is being protected by the nitride cap. The nitride cap may then be removed. The thermal oxidation process may comprise annealing the substrate at a temperature between around 900° C. and around 1100° C. for a time duration between around 0.5 hours and around 3 hours.

摘要翻译： 形成隔离的三栅极半导体器件的方法包括：图案化块状衬底以形成翅片结构，在鳍结构周围沉积绝缘材料，使绝缘材料凹陷以暴露将用于三极管的鳍结构的一部分 - 半导体本体，在所述鳍结构的暴露部分上沉积氮化物帽以保护所述鳍结构的暴露部分，以及执行热氧化工艺以将所述鳍状结构的未受保护的部分氧化在所述氮化物帽下方。 翅片的氧化部分隔离被氮化物盖保护的半导体主体。 然后可以去除氮化物盖。 热氧化过程可以包括在大约900℃和大约1100℃之间的温度下退火约0.5小时至约3小时的时间。

公开(公告)号：US07973389B2

公开(公告)日：2011-07-05

申请号：US12590562

申请日：2009-11-10

申请人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

发明人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

IPC分类号： H01L21/02 ,  H01L29/06 ,  H01L29/41

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： A method of forming an isolated tri-gate semiconductor body comprises patterning a bulk substrate to form a fin structure, depositing an insulating material around the fin structure, recessing the insulating material to expose a portion of the fin structure that will be used for the tri-gate semiconductor body, depositing a nitride cap over the exposed portion of the fin structure to protect the exposed portion of the fin structure, and carrying out a thermal oxidation process to oxidize an unprotected portion of the fin structure below the nitride cap. The oxidized portion of the fin isolates the semiconductor body that is being protected by the nitride cap. The nitride cap may then be removed. The thermal oxidation process may comprise annealing the substrate at a temperature between around 900° C. and around 1100° C. for a time duration between around 0.5 hours and around 3 hours.

摘要翻译： 形成隔离的三栅极半导体器件的方法包括：图案化块状衬底以形成翅片结构，在鳍结构周围沉积绝缘材料，使绝缘材料凹陷以暴露将用于三极管的鳍结构的一部分 - 半导体本体，在所述鳍结构的暴露部分上沉积氮化物帽以保护所述鳍结构的暴露部分，以及执行热氧化工艺以将所述鳍状结构的未受保护的部分氧化在所述氮化物帽下方。 翅片的氧化部分隔离被氮化物盖保护的半导体主体。 然后可以去除氮化物盖。 热氧化过程可以包括在大约900℃和大约1100℃之间的温度下退火约0.5小时至约3小时的时间。

公开(公告)号：US20100059821A1

公开(公告)日：2010-03-11

申请号：US12590562

申请日：2009-11-10

申请人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

发明人： Rafael Rios ,  Jack Kavalieros ,  Stephen M. Cea

IPC分类号： H01L29/78

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： A method of forming an isolated tri-gate semiconductor body comprises patterning a bulk substrate to form a fin structure, depositing an insulating material around the fin structure, recessing the insulating material to expose a portion of the fin structure that will be used for the tri-gate semiconductor body, depositing a nitride cap over the exposed portion of the fin structure to protect the exposed portion of the fin structure, and carrying out a thermal oxidation process to oxidize an unprotected portion of the fin structure below the nitride cap. The oxidized portion of the fin isolates the semiconductor body that is being protected by the nitride cap. The nitride cap may then be removed. The thermal oxidation process may comprise annealing the substrate at a temperature between around 900° C. and around 1100° C. for a time duration between around 0.5 hours and around 3 hours.

摘要翻译： 形成隔离的三栅极半导体器件的方法包括：图案化块状衬底以形成翅片结构，在鳍结构周围沉积绝缘材料，使绝缘材料凹陷以暴露将用于三极管的鳍结构的一部分 - 半导体本体，在所述鳍结构的暴露部分上沉积氮化物帽以保护所述鳍结构的暴露部分，以及执行热氧化工艺以将所述鳍状结构的未受保护的部分氧化在所述氮化物帽下方。 翅片的氧化部分隔离被氮化物盖保护的半导体主体。 然后可以去除氮化物盖。 热氧化过程可以包括在大约900℃和大约1100℃之间的温度下退火约0.5小时至约3小时的时间。

公开(公告)号：US09583487B2

公开(公告)日：2017-02-28

申请号：US13995419

申请日：2011-12-19

申请人： Martin D. Giles ,  Annalisa Cappellani ,  Sanaz Kabehie ,  Rafael Rios ,  Cory E. Weber ,  Aaron A. Budrevich

发明人： Martin D. Giles ,  Annalisa Cappellani ,  Sanaz Kabehie ,  Rafael Rios ,  Cory E. Weber ,  Aaron A. Budrevich

IPC分类号： H01L21/8238 ,  H01L29/66 ,  H01L29/78 ,  H01L27/092 ,  H01L27/088 ,  H01L29/06

CPC分类号： H01L29/7848 ,  H01L21/2225 ,  H01L21/2254 ,  H01L21/2257 ,  H01L21/2258 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/28593 ,  H01L21/30608 ,  H01L21/30617 ,  H01L21/3065 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/401 ,  H01L29/456 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7839 ,  H01L29/7845 ,  H01L29/785 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices having metallic source and drain regions are described. For example, a semiconductor device includes a gate electrode stack disposed above a semiconducting channel region of a substrate. Metallic source and drain regions are disposed above the substrate, on either side of the semiconducting channel region. Each of the metallic source and drain regions has a profile. A first semiconducting out-diffusion region is disposed in the substrate, between the semiconducting channel region and the metallic source region, and conformal with the profile of the metallic source region. A second semiconducting out-diffusion region is disposed in the substrate, between the semiconducting channel region and the metallic drain region, and conformal with the profile of the metallic drain region.

摘要翻译： 描述具有金属源极和漏极区域的半导体器件。 例如，半导体器件包括设置在衬底的半导体沟道区域上方的栅电极堆叠。 金属源区和漏区设置在衬底的上方，位于半导体沟道区的任一侧。 金属源极和漏极区域中的每个具有轮廓。 第一半导体外扩散区域设置在衬底中，在半导体沟道区域和金属源极区域之间，并与金属源极区域的形状保持一致。 第二半导体外扩散区域设置在衬底中，在半导体沟道区域和金属漏极区域之间，并与金属漏极区域的轮廓保形。