公开(公告)号：US20100071719A1

公开(公告)日：2010-03-25

申请号：US12463243

申请日：2009-05-08

申请人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

发明人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

IPC分类号： B08B9/00

CPC分类号： H01J37/32862 ,  Y10S438/905

摘要： A method for cleaning an etching chamber is disclosed. The method comprises providing an etching chamber; introducing a first gas comprising an inert gas into the etching chamber for a first period of time; and transporting a first wafer into the etching chamber after the first period of time, wherein the first wafer undergoes an etching process.

摘要翻译： 公开了一种用于清洁蚀刻室的方法。 该方法包括提供蚀刻室; 将包含惰性气体的第一气体引入所述蚀刻室中第一时间段; 以及在所述第一时间段之后将第一晶片输送到所述蚀刻室中，其中所述第一晶片进行蚀刻处理。

公开(公告)号：US20100068861A1

公开(公告)日：2010-03-18

申请号：US12339483

申请日：2008-12-19

申请人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Joseph Lin ,  Jr Jung Lin ,  Yu Chao Lin ,  Chao-Cheng Chen ,  Kuo-Tai Huang

发明人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Joseph Lin ,  Jr Jung Lin ,  Yu Chao Lin ,  Chao-Cheng Chen ,  Kuo-Tai Huang

IPC分类号： H01L21/8234 ,  H01L21/28

CPC分类号： H01L29/7848 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28123 ,  H01L29/165 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636

摘要： Provided is a method of semiconductor fabrication including process steps allowing for defining and/or modifying a gate structure height during the fabrication process. The gate structure height may be modified (e.g., decreased) at one or more stages during the fabrication by etching a portion of a polysilicon layer included in the gate structure. The method includes forming a coating layer on the substrate and overlying the gate structure. The coating layer is etched back to expose a portion of the gate structure. The gate structure (e.g., polysilicon) is etched back to decrease the height of the gate structure.

摘要翻译： 提供了一种半导体制造方法，包括允许在制造过程期间限定和/或修改栅极结构高度的工艺步骤。 栅极结构高度可以在制造期间的一个或多个阶段被修改（例如减小），通过蚀刻包括在栅极结构中的多晶硅层的一部分。 该方法包括在衬底上形成覆盖层并覆盖栅极结构。 将涂层回蚀刻以露出栅极结构的一部分。 蚀刻栅极结构（例如，多晶硅）以降低栅极结构的高度。

公开(公告)号：US20100062591A1

公开(公告)日：2010-03-11

申请号：US12400395

申请日：2009-03-09

申请人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

发明人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

IPC分类号： H01L21/28

CPC分类号： H01L21/28123 ,  H01L21/31138

摘要： The present disclosure provides a method for making a semiconductor device. The method includes forming a first material layer on substrate; forming a patterned photoresist layer on the first material layer; applying an etching process to the first material layer using the patterned photoresist layer as a mask; and applying a nitrogen-containing plasma to the substrate to remove the patterned photoresist layer.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成第一材料层; 在所述第一材料层上形成图案化的光致抗蚀剂层; 使用图案化的光致抗蚀剂层作为掩模对第一材料层施加蚀刻工艺; 以及将氮含量的等离子体施加到衬底上以除去图案化的光致抗蚀剂层。

公开(公告)号：US20100041236A1

公开(公告)日：2010-02-18

申请号：US12367399

申请日：2009-02-06

申请人： Jr Jung Lin ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen

发明人： Jr Jung Lin ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen

IPC分类号： H01L21/306

CPC分类号： H01L29/7833 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/31122 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659

摘要： The present disclosure provides a method for making metal gate stacks of a semiconductor device. The method includes applying a first dry etching process to a semiconductor substrate in an etch chamber through openings of a patterned mask layer defining gate regions, removing a polysilicon layer and a metal gate layer on the semiconductor substrate; applying a H2O steam to the semiconductor substrate in the etch chamber, removing a capping layer on the semiconductor substrate; applying a second dry etching process to the semiconductor substrate in the etch chamber, removing a high k dielectric material layer; and applying a wet etching process to the semiconductor substrate to remove polymeric residue.

摘要翻译： 本公开提供了制造半导体器件的金属栅叠层的方法。 该方法包括通过限定栅极区域的图案化掩模层的开口，去除半导体衬底上的多晶硅层和金属栅极层，在蚀刻室中对半导体衬底施加第一干蚀刻工艺; 将H 2 O蒸汽施加到蚀刻室中的半导体衬底，去除半导体衬底上的覆盖层; 对蚀刻室中的半导体衬底施加第二干蚀刻工艺，去除高k电介质材料层; 以及对半导体衬底施加湿蚀刻工艺以除去聚合物残渣。

公开(公告)号：US20050136678A1

公开(公告)日：2005-06-23

申请号：US10743979

申请日：2003-12-22

申请人： Chun-Li Chou ,  Yih-Ann Lin ,  Yi-Chen Huang ,  Chao-Cheng Chen ,  Hun-Jan Tao

发明人： Chun-Li Chou ,  Yih-Ann Lin ,  Yi-Chen Huang ,  Chao-Cheng Chen ,  Hun-Jan Tao

IPC分类号： H01L21/02 ,  H01L21/306 ,  H01L21/3213 ,  H01L21/768 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/02071 ,  H01L21/02063 ,  H01L21/76807

摘要： A method for cleaning semiconductor substrates includes a DI water clean operation that uses a spin speed no greater than 350 rpm. The cleaning method may include additional cleaning operations such as an organic clean, an aqueous chemical clean or a DI water/ozone clean. The cleaning method may be used to clean substrates after the conclusion of an etching procedure which exposes a single film between a Cu-containing conductive material and the environment. The spin speed of the DI water clean operation prevents copper corrosion due to breakdown of the film that separates the Cu-containing conductive material from the environment.

摘要翻译： 用于清洁半导体衬底的方法包括使用不大于350rpm的旋转速度的去离子水清洁操作。 清洁方法可以包括附加的清洁操作，例如有机清洁剂，水性化学清洁剂或去离子水/臭氧清洁剂。 在完成了在含Cu导电材料和环境之间暴露单个膜的蚀刻过程结束之前，清洁方法可用于清洁衬底。 去离子水清洁操作的旋转速度可防止由于将含Cu导电材料与环境分离的膜破裂导致铜腐蚀。