公开(公告)号：US20100181657A1

公开(公告)日：2010-07-22

申请号：US12481684

申请日：2009-06-10

申请人： S. Brad Herner ,  Steven J. Radigan

发明人： S. Brad Herner ,  Steven J. Radigan

IPC分类号： H01L29/868 ,  H01L21/425

CPC分类号： G11C5/02 ,  G11C11/39 ,  G11C17/06 ,  G11C17/16 ,  G11C2213/71 ,  G11C2213/77 ,  H01L27/1021 ,  H01L29/0649 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/868

摘要： A nonvolatile memory cell includes: a rail-shaped first conductor formed at a first height above a substrate; a rail-shaped second conductor formed above the first conductor; and a vertically oriented first pillar comprising a p-i-n first diode; wherein the first pillar is disposed between the second conductor and the first conductor; wherein the first diode comprises an intrinsic or lightly doped region; and wherein the intrinsic or lightly doped region has a first thickness of about 300 angstroms or greater. Numerous additional aspects are provided.

摘要翻译： 非易失性存储单元包括：形成在衬底上方的第一高度处的轨道状第一导体; 形成在第一导体上方的轨道形状的第二导体; 以及包括p-i-n第一二极管的垂直取向的第一柱; 其中所述第一柱设置在所述第二导体和所述第一导体之间; 其中所述第一二极管包括固有或轻掺杂区域; 并且其中所述固有或轻掺杂区域具有约300埃或更大的第一厚度。 还提供了许多其他方面。

公开(公告)号：US20090230571A1

公开(公告)日：2009-09-17

申请号：US12470886

申请日：2009-05-22

申请人： Yung-Tin Chen ,  Christopher J. Petti ,  Steven J. Radigan ,  Tanmay Kumar

发明人： Yung-Tin Chen ,  Christopher J. Petti ,  Steven J. Radigan ,  Tanmay Kumar

IPC分类号： H01L23/544 ,  G03F7/20

CPC分类号： H01L27/0688 ,  G03F7/70633 ,  G03F9/7084 ,  H01L23/544 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446

摘要： A monolithic three dimensional semiconductor device structure includes a first layer including a first occurrence of a first reference mark at a first location, and a second layer including a second occurrence of the first reference mark at a second location, wherein the second location is substantially directly above the first location. The device structure also includes an intermediate layer between the first layer and the second layer, the intermediate layer including a blocking structure, wherein the blocking structure is vertically interposed between the first occurrence of the first reference mark and the second occurrence of the first reference mark. Other aspects are also described.

摘要翻译： 单片三维半导体器件结构包括第一层，其包括在第一位置处的第一参考标记的第一次出现，以及包括在第二位置处的第二参考标记的第二次出现的第二层，其中第二位置基本上直接 在第一个位置以上。 所述器件结构还包括在所述第一层和所述第二层之间的中间层，所述中间层包括阻挡结构，其中所述阻挡结构垂直插入在所述第一参考标记的第一次出现和所述第一参考标记的第二次出现之间 。 还描述了其他方面。

公开(公告)号：US20090155962A1

公开(公告)日：2009-06-18

申请号：US12000758

申请日：2007-12-17

申请人： Christopher J. Petti ,  Steven J. Radigan

发明人： Christopher J. Petti ,  Steven J. Radigan

IPC分类号： H01L21/82

CPC分类号： H01L27/102 ,  H01L21/0337

摘要： A method of making a semiconductor device includes forming at least one device layer over a substrate, forming at least two spaced apart features over the at least one device layer, forming sidewall spacers on the at least two features, filling a space between a first sidewall spacer on a first feature and a second sidewall spacer on a second feature with a filler feature, selectively removing the sidewall spacers to leave the first feature, the filler feature and the second feature spaced apart from each other, and etching the at least one device layer using the first feature, the filler feature and the second feature as a mask.

摘要翻译： 制造半导体器件的方法包括在衬底上形成至少一个器件层，在所述至少一个器件层上形成至少两个间隔开的特征，在所述至少两个特征上形成侧壁间隔物，填充第一侧壁 第一特征上的间隔物和具有填充物特征的第二特征上的第二侧壁间隔物，选择性地移除侧壁间隔物以留下第一特征，填料特征和第二特征彼此间隔开，并且蚀刻至少一个装置 层，使用第一特征，填充特征和第二特征作为掩模。

公开(公告)号：US07285464B2

公开(公告)日：2007-10-23

申请号：US11015824

申请日：2004-12-17

申请人： S. Brad Herner ,  Steven J. Radigan

发明人： S. Brad Herner ,  Steven J. Radigan

IPC分类号： H01L21/336

CPC分类号： G11C5/02 ,  G11C11/39 ,  G11C17/06 ,  G11C17/16 ,  G11C2213/71 ,  G11C2213/77 ,  H01L27/1021 ,  H01L29/0649 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/868

摘要： A nonvolatile memory cell according to the present invention comprises a bottom conductor, a semiconductor pillar, and a top conductor. The semiconductor pillar comprises a junction diode, including a bottom heavily doped region, a middle intrinsic or lightly doped region, and a top heavily doped region, wherein the conductivity types of the top and bottom heavily doped region are opposite. The junction diode is vertically oriented and is of reduced height, between about 500 angstroms and about 3500 angstroms. A monolithic three dimensional memory array of such cells can be formed comprising multiple memory levels, the levels monolithically formed above one another.

摘要翻译： 根据本发明的非易失性存储单元包括底部导体，半导体柱和顶部导体。 半导体柱包括结二极管，其包括底部重掺杂区域，中间固有或轻掺杂区域和顶部重掺杂区域，其中顶部和底部重掺杂区域的导电类型相反。 结二极管是垂直取向的，并且具有降低的高度，在约500埃至约3500埃之间。 可以形成这样的单元的单片三维存储器阵列，其包括多个存储器级，电平彼此整体地形成。

公开(公告)号：US20120094478A1

公开(公告)日：2012-04-19

申请号：US13331267

申请日：2011-12-20

申请人： Yung-Tin Chen ,  Steven J. Radigan

发明人： Yung-Tin Chen ,  Steven J. Radigan

IPC分类号： H01L21/28 ,  H01L21/311

CPC分类号： H01L45/1691 ,  H01L21/0337 ,  H01L21/0338 ,  H01L27/1021

摘要： A method of making a semiconductor device includes forming a layer over a substrate, forming a plurality of spaced apart features of imagable material over the layer, forming sidewall spacers on the plurality of features and filling a space between a first sidewall spacer on a first feature and a second sidewall spacer on a second feature with a filler feature. The method also includes removing the sidewall spacers to leave the first feature, the filler feature and the second feature spaced apart from each other, and etching the layer using the first feature, the filler feature and the second feature as a mask.

摘要翻译： 制造半导体器件的方法包括在衬底上形成层，在该层上形成可成像材料的多个间隔特征，在多个特征上形成侧壁间隔物，并填充第一特征上的第一侧壁间隔物之间​​的空间 以及具有填充特征的第二特征上的第二侧壁间隔物。 该方法还包括去除侧壁间隔物以留下第一特征，填料特征和第二特征彼此间隔开，并且使用第一特征，填充物特征和第二特征作为掩模来蚀刻层。

公开(公告)号：US20110318911A1

公开(公告)日：2011-12-29

申请号：US13228109

申请日：2011-09-08

申请人： S. Brad Herner ,  Steven J. Radigan

发明人： S. Brad Herner ,  Steven J. Radigan

IPC分类号： H01L21/8229 ,  H01L21/329

CPC分类号： G11C5/02 ,  G11C11/39 ,  G11C17/06 ,  G11C17/16 ,  G11C2213/71 ,  G11C2213/77 ,  H01L27/1021 ,  H01L29/0649 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/868

摘要： A method for forming a nonvolatile memory cell is provided that includes: (1) forming a rail-shaped first conductor above a substrate, (2) forming a rail-shaped second conductor above the first conductor, and (3) forming a substantially vertical first pillar disposed between the first conductor and the second conductor. The first pillar includes a vertically oriented p-i-n diode, and the p-i-n diode includes: (a) a bottom heavily doped region having a first conductivity type, (b) a middle intrinsic or lightly doped region, and (c) a top heavily doped region having a second conductivity type opposite the first conductivity type. The bottom heavily doped region is doped by implantation of arsenic ions and the top heavily doped region is doped by implantation of BF2 ions. Numerous additional aspects are provided.

摘要翻译： 提供了一种用于形成非易失性存储单元的方法，其包括：（1）在基板上形成轨道状的第一导体，（2）在第一导体的上方形成轨道状的第二导体，以及（3） 第一支柱设置在第一导体和第二导体之间。 第一柱包括垂直定向的pin二极管，并且pin二极管包括：（a）具有第一导电类型的底部重掺杂区域，（b）中间固有或轻掺杂区域，以及（c）顶部重掺杂区域 具有与第一导电类型相反的第二导电类型。 通过注入砷离子来掺杂底部重掺杂区，通过注入BF 2离子来掺杂顶部重掺杂区。 还提供了许多其他方面。

公开(公告)号：US08084347B2

公开(公告)日：2011-12-27

申请号：US12318609

申请日：2008-12-31

申请人： Yung-Tin Chen ,  Steven J. Radigan

发明人： Yung-Tin Chen ,  Steven J. Radigan

IPC分类号： H01L21/44

CPC分类号： H01L45/1691 ,  H01L21/0337 ,  H01L21/0338 ,  H01L27/1021

摘要： A method of making a semiconductor device includes forming at least one layer over a substrate, forming at least two spaced apart features of imagable material over the at least one layer, forming sidewall spacers on the at least two features and filling a space between a first sidewall spacer on a first feature and a second sidewall spacer on a second feature with a filler feature. The method also includes selectively removing the sidewall spacers to leave the first feature, the filler feature and the second feature spaced apart from each other, and etching the at least one layer using the first feature, the filler feature and the second feature as a mask.

摘要翻译： 制造半导体器件的方法包括在衬底上形成至少一个层，在所述至少一个层上形成可成像材料的至少两个间隔的特征，在所述至少两个特征上形成侧壁间隔物，并填充第一 第一特征上的侧壁间隔物和具有填充物特征的第二特征上的第二侧壁间隔物。 该方法还包括选择性地去除侧壁间隔物以留下第一特征，填料特征和第二特征彼此间隔开，并且使用第一特征，填充物特征和第二特征作为掩模蚀刻至少一个层 。

公开(公告)号：US07718546B2

公开(公告)日：2010-05-18

申请号：US11769027

申请日：2007-06-27

申请人： Steven J. Radigan ,  Michael W. Konevecki

发明人： Steven J. Radigan ,  Michael W. Konevecki

IPC分类号： H01L21/469

CPC分类号： H01L27/1021 ,  H01L23/5252 ,  H01L27/0688 ,  H01L29/8615 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a 3-D monolithic memory device. Silicon-oxynitride (SixOyNz) on amorphous carbon is used an effective, easily removable hard mask with high selectivity to silicon, oxide, and tungsten. A silicon-oxynitride layer is etched using a photoresist layer, and the resulting etched SixOyNz layer is used to etch an amorphous carbon layer. Silicon, oxide, and/or tungsten layers are etched using the amorphous carbon layer. In one implementation, conductive rails of the 3-D monolithic memory device are formed by etching an oxide layer such as silicon dioxide (SiO2) using the patterned amorphous carbon layer as a hard mask. Memory cell diodes are formed as pillars in polysilicon between the conductive rails by etching a polysilicon layer using another patterned amorphous carbon layer as a hard mask. Additional levels of conductive rails and memory cell diodes are formed similarly to build the 3-D monolithic memory device.

摘要翻译： 一种用于制造3-D单片存储器件的方法。 无定形碳上的氮氧化硅（SixOyNz）被用于对硅，氧化物和钨具有高选择性的有效的，容易移除的硬掩模。 使用光致抗蚀剂层蚀刻硅 - 氧氮化物层，并且使用所得到的蚀刻的六方氮化物层来蚀刻无定形碳层。 使用无定形碳层蚀刻硅，氧化物和/或钨层。 在一个实施方案中，通过使用图案化的非晶碳层作为硬掩模来蚀刻诸如二氧化硅（SiO 2）的氧化物层来形成3-D单片存储器件的导电轨道。 通过使用另一图案化的非晶碳层作为硬掩模蚀刻多晶硅层，在导电轨道之间的多晶硅中形成存储单元二极管。 与构建3-D单片存储器件类似地形成附加电平的导电轨和存储单元二极管。

公开(公告)号：US20100105210A1

公开(公告)日：2010-04-29

申请号：US12289396

申请日：2008-10-27

申请人： Yung-Tin Chen ,  Chun-Ming Wang ,  Steven J. Radigan

发明人： Yung-Tin Chen ,  Chun-Ming Wang ,  Steven J. Radigan

IPC分类号： H01L21/311

CPC分类号： H01L21/0337

摘要： A method of making a device includes forming a first hard mask layer over an underlying layer, forming first features over the first hard mask layer, forming a first spacer layer over the first features, etching the first spacer layer to form a first spacer pattern and to expose top of the first features, removing the first features, patterning the first hard mask using the first spacer pattern as a mask to form first hard mask features, removing the first spacer pattern. The method also includes forming second features over the first hard mask features, forming a second spacer layer over the second features, etching the second spacer layer to form a second spacer pattern and to expose top of the second features, removing the second features, etching the first hard mask features using the second spacer pattern as a mask to form second hard mask features, and etching at least part of the underlying layer using the second hard mask features as a mask.

摘要翻译： 制造器件的方法包括在下层上形成第一硬掩模层，在第一硬掩模层上形成第一特征，在第一特征上形成第一间隔层，蚀刻第一间隔层以形成第一间隔图案， 为了暴露第一特征的顶部，去除第一特征，使用第一间隔图案作为掩模来图案化第一硬掩模以形成第一硬掩模特征，去除第一间隔图案。 该方法还包括在第一硬掩模特征上形成第二特征，在第二特征上形成第二间隔层，蚀刻第二间隔层以形成第二间隔图案并暴露第二特征的顶部，去除第二特征，蚀刻 第一硬掩模使用第二间隔图案作为掩模形成第二硬掩模特征，并且使用第二硬掩模特征作为掩模蚀刻至少部分下层。

公开(公告)号：US20090273022A1

公开(公告)日：2009-11-05

申请号：US12502796

申请日：2009-07-14

申请人： Steven J. Radigan ,  Usha Raghuram ,  Samuel V. Dunton ,  Michael W. Konevecki

发明人： Steven J. Radigan ,  Usha Raghuram ,  Samuel V. Dunton ,  Michael W. Konevecki

IPC分类号： H01L27/105 ,  H01L21/8234 ,  H01L21/822 ,  H01L27/06

CPC分类号： H01L23/5252 ,  H01L27/1021 ,  H01L29/6609 ,  H01L2924/0002 ,  H01L2924/00

摘要： A monolithic three dimensional memory array is formed by a method that includes forming a first memory level above a substrate by i) forming a plurality of first substantially parallel conductors extending in a first direction, ii) forming first pillars above the first conductors, each first pillar comprising a first conductive layer or layerstack above a vertically oriented diode, the first pillars formed in a single photolithography step, iii) depositing a first dielectric layer above the first pillars, and iv) etching a plurality of substantially parallel first trenches in the first dielectric layer, the first trenches extending in a second direction, wherein, after the etching step, the lowest point in the trenches is above the lowest point of the first conductive layer or layerstack, wherein the first conductive layer or layerstack does not comprise a resistivity-switching metal oxide or nitride. The method also includes monolithically forming a second memory level above the first memory level. Other aspects are also described.

摘要翻译： 单片三维存储器阵列通过一种方法形成，该方法包括通过在第一方向上形成多个沿第一方向延伸的多个第一基本上平行的导体形成第一存储器电平，ii）在第一导体上方形成第一柱， 柱，其包括在垂直取向的二极管上方的第一导电层或层堆叠，在单个光刻步骤中形成的第一柱，iii）在第一柱上方沉积第一电介质层，以及iv）在第一栅极中蚀刻多个基本上平行的第一沟槽 所述第一沟槽在第二方向上延伸，其中在所述蚀刻步骤之后，所述沟槽中的最低点高于所述第一导电层或层堆叠的最低点，其中所述第一导电层或所述层堆叠不包含电阻率 开关金属氧化物或氮化物。 该方法还包括在第一存储器级上方单片地形成第二存储器级。 还描述了其他方面。