公开(公告)号：US09544133B2

公开(公告)日：2017-01-10

申请号：US12647459

申请日：2009-12-26

申请人： Sanu K. Mathew ,  Farhana Sheikh ,  Ram K. Krishnamurthy ,  Michael E. Kounavis ,  Shay Gueron

发明人： Sanu K. Mathew ,  Farhana Sheikh ,  Ram K. Krishnamurthy ,  Michael E. Kounavis ,  Shay Gueron

IPC分类号： H04L9/00 ,  H04L9/06 ,  H04L9/30

CPC分类号： H04L9/0631 ,  H04L9/3073 ,  H04L2209/24

摘要： Methods and apparatus to provide on-the-fly key computation for Galois Field (also referred to Finite Field) encryption and/or decryption are described. In one embodiment, logic generates a cipher key, in a second cycle, based on a previous cipher key, generated in a first cycle that immediately precedes the second cycle. Other embodiments are also described.

摘要翻译： 描述了为Galois Field（也称为有限场）加密和/或解密提供实时密钥计算的方法和装置。 在一个实施例中，逻辑在第二周期中基于在紧接在第二周期之前的第一周期中生成的先前密码密钥来生成密码密钥。 还描述了其它实施例。

公开(公告)号：US09355068B2

公开(公告)日：2016-05-31

申请号：US13538499

申请日：2012-06-29

申请人： Shay Gueron ,  Vlad Krasnov

发明人： Shay Gueron ,  Vlad Krasnov

IPC分类号： G06F17/16 ,  G06F7/544 ,  G06F9/30 ,  G06F7/53

CPC分类号： G06F9/30036 ,  G06F7/5324 ,  G06F7/5443 ,  G06F9/3001 ,  G06F9/30025 ,  G06F9/30098 ,  G06F9/3016 ,  G06F17/16

摘要： A method is described that includes performing the following with an instruction execution pipeline of a semiconductor chip. Multiplying two vectors by: receiving a vector element multiplicand and vector element multiplier expressed in a first base system; converting the vector element multiplicand and vector element multiplier into a second lower base system to form a converted vector element multiplicand and a converted vector element multiplier; multiplying with a first execution unit of the pipeline the converted vector element multiplicand and the converted vector element multiplier to form a multiplication result; accumulating in a register a portion of the multiplication result with a portion of a result of a prior multiplication of operands expressed in the second lower base system; and, converting contents of the register into the first base system.

摘要翻译： 描述了包括用半导体芯片的指令执行管线执行以下的方法。 通过以下方式乘以两个向量：接收在第一基本系统中表示的向量元素被乘数和向量元素乘数; 将向量元素被乘数和向量元素乘数转换为第二较低基本系统以形成转换的向量元素被乘数和转换的向量元素乘数; 与流水线的第一执行单元相乘，转换的向量元素被乘数和转换的向量元素乘数以形成乘法结果; 在寄存器中累积乘法结果的一部分与在第二较低基本系统中表示的操作数的先前乘法的结果的一部分; 并将寄存器的内容转换成第一基本系统。

公开(公告)号：US08869294B2

公开(公告)日：2014-10-21

申请号：US11950658

申请日：2007-12-05

申请人： Julien Sebot ,  Shay Gueron

发明人： Julien Sebot ,  Shay Gueron

IPC分类号： G06F7/04 ,  G06F12/00 ,  G06F12/14 ,  G06F13/00 ,  G06F17/30 ,  G06F11/00 ,  G06F12/16 ,  G11C7/00 ,  G08B23/00 ,  H04N7/16 ,  G06F21/71 ,  G06F21/55 ,  G06F21/60 ,  G06F21/74

CPC分类号： G06F21/556 ,  G06F21/60 ,  G06F21/71 ,  G06F21/74

摘要： To provide hardware protection against timing based side channel attacks, a processor's microarchitecture enables an OS to determine which applications have the privilege to read timestamp and performance counters. Using a white list of applications, and an authentication mechanism to authenticate applications, a legitimate Protection Required Application (PRA) may temporarily prevent other applications from reading timestamp and performance counters while it executes (or excutes sensitive operations).

摘要翻译： 为了提供基于定时的侧信道攻击的硬件保护，处理器的微架构使OS能够确定哪些应用程序具有读取时间戳和性能计数器的权限。 使用白名单的应用程序和身份验证机制来验证应用程序，合法的保护要求应用程序（PRA）可能会暂时阻止其他应用程序在执行（或清除敏感操作）时读取时间戳和性能计数器。

公开(公告)号：US08804951B2

公开(公告)日：2014-08-12

申请号：US13196718

申请日：2011-08-02

申请人： Shay Gueron ,  Michael E. Kounavis

发明人： Shay Gueron ,  Michael E. Kounavis

IPC分类号： H04K1/00

CPC分类号： G06F7/724 ,  H04L9/0631 ,  H04L9/0643 ,  H04L9/3242 ,  H04L2209/043

摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.

摘要翻译： 描述加速伽罗瓦柜台模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。

公开(公告)号：US20140101460A1

公开(公告)日：2014-04-10

申请号：US14100970

申请日：2013-12-09

申请人： Shay Gueron ,  Wajdi K. Feghali ,  Vinodh Gopal

发明人： Shay Gueron ,  Wajdi K. Feghali ,  Vinodh Gopal

IPC分类号： G06F21/60

CPC分类号： H04L9/0631 ,  G06F9/30007 ,  G06F21/602 ,  H04L9/14 ,  H04L2209/24

摘要： A flexible aes instruction for a general purpose processor is provided that performs aes encryption or decryption using n rounds, where n includes the standard aes set of rounds {10, 12, 14}. A parameter is provided to allow the type of aes round to be selected, that is, whether it is a “last round”. In addition to standard aes, the flexible aes instruction allows an AES-like cipher with 20 rounds to be specified or a “one round” pass.

摘要翻译： 提供了一种用于通用处理器的灵活的aes指令，其使用n次循环执行aes加密或解密，其中n包括标准的一组轮{10,12,14}。 提供了一个参数，以允许选择一轮的类型，即是否是“最后一轮”。 除了标准aes之外，灵活的aes指令允许指定具有20发的AES类密码或“一轮”通过。

公开(公告)号：US20140006469A1

公开(公告)日：2014-01-02

申请号：US13538499

申请日：2012-06-29

申请人： Shay Gueron ,  Vlad Krasnov

发明人： Shay Gueron ,  Vlad Krasnov

IPC分类号： G06F17/16

CPC分类号： G06F9/30036 ,  G06F7/5324 ,  G06F7/5443 ,  G06F9/3001 ,  G06F9/30025 ,  G06F9/30098 ,  G06F9/3016 ,  G06F17/16

摘要： A method is described that includes performing the following with an instruction execution pipeline of a semiconductor chip. Multiplying two vectors by: receiving a vector element multiplicand and vector element multiplier expressed in a first base system; converting the vector element multiplicand and vector element multiplier into a second lower base system to form a converted vector element multiplicand and a converted vector element multiplier; multiplying with a first execution unit of the pipeline the converted vector element multiplicand and the converted vector element multiplier to form a multiplication result; accumulating in a register a portion of the multiplication result with a portion of a result of a prior multiplication of operands expressed in the second lower base system; and, converting contents of the register into the first base system.

摘要翻译： 描述了包括用半导体芯片的指令执行管线执行以下的方法。 通过以下方式乘以两个向量：接收在第一基本系统中表示的向量元素被乘数和向量元素乘数; 将向量元素被乘数和向量元素乘数转换为第二较低基本系统以形成转换的向量元素被乘数和转换的向量元素乘数; 与流水线的第一执行单元相乘，转换的向量元素被乘数和转换的向量元素乘数以形成乘法结果; 在寄存器中累积乘法结果的一部分与在第二较低基本系统中表示的操作数的先前乘法的结果的一部分; 并将寄存器的内容转换成第一基本系统。

公开(公告)号：US08489660B2

公开(公告)日：2013-07-16

申请号：US12459142

申请日：2009-06-26

申请人： Howard C. Herbert ,  George W. Cox ,  Shay Gueron ,  Jesse Walker ,  Charles E. Dike ,  Stephen A. Fischer ,  Ernie Brickell ,  Martin G. Dixon ,  David Johnston ,  Gunendran Thuraisingham ,  Edward V. Gamsaragan ,  James S. Coke ,  Greg W. Piper

发明人： Howard C. Herbert ,  George W. Cox ,  Shay Gueron ,  Jesse Walker ,  Charles E. Dike ,  Stephen A. Fischer ,  Ernie Brickell ,  Martin G. Dixon ,  David Johnston ,  Gunendran Thuraisingham ,  Edward V. Gamsaragan ,  James S. Coke ,  Greg W. Piper

IPC分类号： G06F7/58

CPC分类号： G06F7/588 ,  G06F9/30007 ,  H04L9/0861

摘要： A hardware-based digital random number generator is provided. The digital random number generator is a randomly behaving random number generator based on a set of nondeterministic behaviors. The nondeterministic behaviors include temporal asynchrony between subunits, entropy source “extra” bits, entropy measurement, autonomous deterministic random bit generator reseeding and consumption from a shared resource.

摘要翻译： 提供了一种基于硬件的数字随机数发生器。 数字随机数发生器是基于一组非确定性行为的随机行为随机数发生器。 非确定性行为包括子单元之间的时间不同步，熵源“额外”比特，熵测量，自主确定性随机比特生成器重新获取和来自共享资源的消费。

公开(公告)号：US20120106731A1

公开(公告)日：2012-05-03

申请号：US13196718

申请日：2011-08-02

申请人： Shay Gueron ,  Michael E. Kounavis

发明人： Shay Gueron ,  Michael E. Kounavis

IPC分类号： H04L9/28

CPC分类号： G06F7/724 ,  H04L9/0631 ,  H04L9/0643 ,  H04L9/3242 ,  H04L2209/043

摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.

摘要翻译： 描述加速伽罗瓦计数器模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。

公开(公告)号：US20110158403A1

公开(公告)日：2011-06-30

申请号：US12647459

申请日：2009-12-26

申请人： Sanu K. Mathew ,  Farhana Sheikh ,  Ram K. Krishnamurthy ,  Michael E. Kounavis ,  Shay Gueron

发明人： Sanu K. Mathew ,  Farhana Sheikh ,  Ram K. Krishnamurthy ,  Michael E. Kounavis ,  Shay Gueron

IPC分类号： H04L9/00

CPC分类号： H04L9/0631 ,  H04L9/3073 ,  H04L2209/24

摘要： Methods and apparatus to provide on-the-fly key computation for Galois Field (also referred to Finite Field) encryption and/or decryption are described. In one embodiment, logic generates a cipher key, in a second cycle, based on a previous cipher key, generated in a first cycle that immediately precedes the second cycle. Other embodiments are also described.

摘要翻译： 描述了为Galois Field（也称为有限场）加密和/或解密提供实时密钥计算的方法和装置。 在一个实施例中，逻辑在第二周期中基于在紧接在第二周期之前的第一周期中生成的先前密码密钥来生成密码密钥。 还描述了其它实施例。

公开(公告)号：US20090220071A1

公开(公告)日：2009-09-03

申请号：US12040214

申请日：2008-02-29

申请人： Shay Gueron ,  Zeev Sperber

发明人： Shay Gueron ,  Zeev Sperber

IPC分类号： H04L9/28

CPC分类号： H04L9/0681 ,  G06F9/30007 ,  G06F21/75 ,  G06F2221/2107 ,  G09C1/00 ,  H04L9/0631 ,  H04L2209/125 ,  H04L2209/24

摘要： The Advanced Encryption Standard (AES) is a symmetric block cipher that can encrypt and decrypt information. Encryption (cipher) performs a series of transformations (Shift Rows, Substitute Bytes, Mix Columns) using the secret key (cipher key) to transforms intelligible data referred to as “plaintext” into an unintelligible form referred to as “cipher text”. The transformations (Inverse Shift Rows, Inverse Substitute Bytes, Inverse Mix Columns) in the inverse cipher (decryption) are the inverse of the transformations in the cipher. Encryption and decryption is performed efficiently through the use of instructions that perform the series of transformations. Combinations of these instructions allow the isolation of the transformations (Shift Rows, Substitute Bytes, Mix Columns, Inverse Shift Rows, Inverse Substitute Bytes, Inverse Mix Columns) to be obtained.

摘要翻译： 高级加密标准（AES）是可以加密和解密信息的对称块密码。 加密（密码）使用秘密密钥（密码密钥）执行一系列转换（Shift Rows，Substitute Bytes，Mix Columns），将被称为“明文”的可理解数据转换成称为“密文”的无法理解的形式。 反密码（解密）中的变换（逆位排，逆替换字节，反混合列）是密码中的变换的逆。 通过使用执行一系列转换的指令来有效地执行加密和解密。 这些指令的组合允许要获得的转换的隔离（Shift Rows，Substitution Bytes，Mix Columns，Inverse Shift Rows，Inverse Substitute Bytes，Inverse Mix Columns）。