公开(公告)号：US20080155679A1

公开(公告)日：2008-06-26

申请号：US11950658

申请日：2007-12-05

申请人： Julien Sebot ,  Shay Gueron

发明人： Julien Sebot ,  Shay Gueron

IPC分类号： G06F21/22

CPC分类号： G06F21/556 ,  G06F21/60 ,  G06F21/71 ,  G06F21/74

摘要： To provide hardware protection against timing based side channel attacks, a processor's microarchitecture enables an OS to determine which applications have the privilege to read timestamp and performance counters. Using a white list of applications, and an authentication mechanism to authenticate applications, a legitimate Protection Required Application (PRA) may temporarily prevent other applications from reading timestamp and performance counters while it executes (or excutes sensitive operations).

摘要翻译： 为了提供基于定时的侧信道攻击的硬件保护，处理器的微架构使OS能够确定哪些应用程序具有读取时间戳和性能计数器的权限。 使用白名单的应用程序和身份验证机制来验证应用程序，合法的保护要求应用程序（PRA）可能会暂时阻止其他应用程序在执行（或清除敏感操作）时读取时间戳和性能计数器。

公开(公告)号：US20130007417A1

公开(公告)日：2013-01-03

申请号：US13602546

申请日：2012-09-04

申请人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3816 ,  G06F9/3885 ,  G06F15/8007 ,  G06F17/147 ,  G06F17/15

摘要： Method, apparatus, and program means for performing bitstream buffer manipulation with a SIMD merge instruction. The method of one embodiment comprises determining whether any unprocessed data bits for a partial variable length symbol exist in a first data block is made. A shift merge operation is performed to merge the unprocessed data bits from the first data block with a second data block. A merged data block is formed. A merged variable length symbol comprised of the unprocessed data bits and a plurality of data bits from the second data block is extracted from the merged data block.

摘要翻译： 用于使用SIMD合并指令执行比特流缓冲器操作的方法，装置和程序装置。 一个实施例的方法包括确定在第一数据块中是否存在用于部分可变长度符号的任何未处理的数据比特。 执行移位合并操作以将来自第一数据块的未处理数据位与第二数据块合并。 形成合并的数据块。 从合并的数据块中提取由未处理的数据位和来自第二数据块的多个数据位组成的合并的可变长度符号。

公开(公告)号：US08869294B2

公开(公告)日：2014-10-21

申请号：US11950658

申请日：2007-12-05

申请人： Julien Sebot ,  Shay Gueron

发明人： Julien Sebot ,  Shay Gueron

IPC分类号： G06F7/04 ,  G06F12/00 ,  G06F12/14 ,  G06F13/00 ,  G06F17/30 ,  G06F11/00 ,  G06F12/16 ,  G11C7/00 ,  G08B23/00 ,  H04N7/16 ,  G06F21/71 ,  G06F21/55 ,  G06F21/60 ,  G06F21/74

CPC分类号： G06F21/556 ,  G06F21/60 ,  G06F21/71 ,  G06F21/74

摘要： To provide hardware protection against timing based side channel attacks, a processor's microarchitecture enables an OS to determine which applications have the privilege to read timestamp and performance counters. Using a white list of applications, and an authentication mechanism to authenticate applications, a legitimate Protection Required Application (PRA) may temporarily prevent other applications from reading timestamp and performance counters while it executes (or excutes sensitive operations).

摘要翻译： 为了提供基于定时的侧信道攻击的硬件保护，处理器的微架构使OS能够确定哪些应用程序具有读取时间戳和性能计数器的权限。 使用白名单的应用程序和身份验证机制来验证应用程序，合法的保护要求应用程序（PRA）可能会暂时阻止其他应用程序在执行（或清除敏感操作）时读取时间戳和性能计数器。

公开(公告)号：US07395302B2

公开(公告)日：2008-07-01

申请号：US10610784

申请日：2003-06-30

申请人： William W. Macy ,  Eric Debes ,  Mark J. Buxton ,  Patrice Roussel ,  Julien Sebot ,  Huy V. Nguyen

发明人： William W. Macy ,  Eric Debes ,  Mark J. Buxton ,  Patrice Roussel ,  Julien Sebot ,  Huy V. Nguyen

IPC分类号： G06F7/50

CPC分类号： G06F9/3001 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F17/142 ,  G06F17/147

摘要： A method and apparatus for including in a processor instructions for performing horizontal intra-add operations on packed data. One embodiment of the processor is coupled to a memory. The memory has stored therein at least a first packed data. The processor performs operations on data elements in the first packed data to generate a plurality of data elements in a second packed data in response to receiving an instruction. At least two of the plurality of data elements in the second packed data store the results of an intra-add operation, at least one of these results coming from the operation on data elements of the first packed data. One embodiment of a software method utilizes horizontal intra-add instructions for performing butterfly computations as may be employed, for example, in Walsh-Hadamard transforms or in Fast-Fourier Transforms.

摘要翻译： 一种用于在处理器中包括用于对打包数据执行水平加载操作的指令的方法和装置。 处理器的一个实施例耦合到存储器。 存储器至少存储有第一打包数据。 处理器对第一打包数据中的数据元素执行操作，以响应于接收到指令而在第二打包数据中生成多个数据元素。 第二打包数据中的多个数据元素中的至少两个存储加入内操作的结果，这些结果中的至少一个来自对第一打包数据的数据元素的操作。 软件方法的一个实施例利用例如在沃尔什 - 哈达玛（Walsh-Hadamard）变换或快速傅里叶变换中可以采用的用于执行蝶形运算的水平内插指令。

公开(公告)号：US07272622B2

公开(公告)日：2007-09-18

申请号：US10280511

申请日：2002-10-25

申请人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

IPC分类号： G06F5/01

CPC分类号： G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3885 ,  G06F17/147 ,  G06F17/15

摘要： A method for a parallel shift right merge of data. The method of one embodiment comprises receiving a shift count of M. A first operand having a first set of L data elements is shifted left by ‘L−M’ data elements. A second operand having a second set of L data elements is shifted right by M data elements. The shifted first set is merged with the shifted second set to generate a resultant having L data elements.

摘要翻译： 并行移位数据的合并方法。 一个实施例的方法包括接收M的移位计数。具有第一组L个数据元素的第一操作数左移“L-M”数据元素。 具有第二组L个数据元素的第二操作数被M个数据元素右移。 移位的第一集合与移位的第二集合合并以产生具有L个数据元素的合成。

公开(公告)号：US20150241954A1

公开(公告)日：2015-08-27

申请号：US14697553

申请日：2015-04-27

申请人： Avinash N. Ananthakrishnan ,  Julien Sebot ,  Jay D. Schwartz ,  Stephen H. Gunther ,  Eric C. Samson

发明人： Avinash N. Ananthakrishnan ,  Julien Sebot ,  Jay D. Schwartz ,  Stephen H. Gunther ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F1/3293 ,  G06F1/3206 ,  G06F1/324 ,  G06F1/3287 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/171

摘要： A processor is described that includes a plurality of execution units in a processor core. The processor also may include power management circuitry to determine a configuration with a lowest power cost from a plurality of configurations that each have a different number of enabled execution units for a same active performance state. A method may include determining with power management circuitry of a processor a configuration with a lowest power cost from a plurality of configurations that each have a different number of enabled execution units in a processor core of the processor for a same active performance state.

摘要翻译： 描述了在处理器核心中包括多个执行单元的处理器。 处理器还可以包括功率管理电路，以从多个配置中确定具有最低功率成本的配置，每个配置对于​​相同的主动性能状态具有不同数量的启用的执行单元。 一种方法可以包括：通过处理器的功率管理电路确定来自多个配置的具有最低功率成本的配置，每个配置在处理器的处理器核心中具有不同数量的启用的执行单元，用于相同的主动性能状态。

公开(公告)号：US08782377B2

公开(公告)日：2014-07-15

申请号：US13477544

申请日：2012-05-22

申请人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

IPC分类号： G06F9/30 ,  G06F9/44 ,  G06F15/00

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3816 ,  G06F9/3885 ,  G06F15/8007 ,  G06F17/147 ,  G06F17/15

摘要： Method, apparatus, and program means for performing bitstream buffer manipulation with a SIMD merge instruction. The method of one embodiment comprises determining whether any unprocessed data bits for a partial variable length symbol exist in a first data block is made. A shift merge operation is performed to merge the unprocessed data bits from the first data block with a second data block. A merged data block is formed. A merged variable length symbol comprised of the unprocessed data bits and a plurality of data bits from the second data block is extracted from the merged data block.

公开(公告)号：US08745358B2

公开(公告)日：2014-06-03

申请号：US13602546

申请日：2012-09-04

申请人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

IPC分类号： G06F15/00 ,  G06F15/76 ,  G06F9/30 ,  G06F9/38 ,  G06F15/80 ,  G06F17/15 ,  G06F17/14

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3816 ,  G06F9/3885 ,  G06F15/8007 ,  G06F17/147 ,  G06F17/15

摘要： Method, apparatus, and program means for performing bitstream buffer manipulation with a SIMD merge instruction. The method of one embodiment comprises determining whether any unprocessed data bits for a partial variable length symbol exist in a first data block is made. A shift merge operation is performed to merge the unprocessed data bits from the first data block with a second data block. A merged data block is formed. A merged variable length symbol comprised of the unprocessed data bits and a plurality of data bits from the second data block is extracted from the merged data block.

摘要翻译： 用于使用SIMD合并指令执行比特流缓冲器操作的方法，装置和程序装置。 一个实施例的方法包括确定在第一数据块中是否存在用于部分可变长度符号的任何未处理的数据比特。 执行移位合并操作以将来自第一数据块的未处理数据位与第二数据块合并。 形成合并的数据块。 从合并的数据块中提取由未处理的数据位和来自第二数据块的多个数据位组成的合并的可变长度符号。

公开(公告)号：US20130212359A1

公开(公告)日：2013-08-15

申请号：US13843521

申请日：2013-03-15

申请人： Julien Sebot ,  William W. Macy, JR. ,  Eric L. Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy, JR. ,  Eric L. Debes ,  Huy V. Nguyen

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3816 ,  G06F9/3885 ,  G06F15/8007 ,  G06F17/147 ,  G06F17/15

摘要： Method, apparatus, and program means for performing bitstream buffer manipulation with a SIMD merge instruction. The method of one embodiment comprises determining whether any unprocessed data bits for a partial variable length symbol exist in a first data block is made. A shift merge operation is performed to merge the unprocessed data bits from the first data block with a second data block. A merged data block is formed. A merged variable length symbol comprised of the unprocessed data bits and a plurality of data bits from the second data block is extracted from the merged data block.

摘要翻译： 用于使用SIMD合并指令执行比特流缓冲器操作的方法，装置和程序装置。 一个实施例的方法包括确定在第一数据块中是否存在用于部分可变长度符号的任何未处理的数据比特。 执行移位合并操作以将来自第一数据块的未处理数据位与第二数据块合并。 形成合并的数据块。 从合并的数据块中提取由未处理的数据位和来自第二数据块的多个数据位组成的合并的可变长度符号。

公开(公告)号：US20120233443A1

公开(公告)日：2012-09-13

申请号：US13477544

申请日：2012-05-22

申请人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

发明人： Julien Sebot ,  William W. Macy ,  Eric Debes ,  Huy V. Nguyen

IPC分类号： G06F9/315 ,  G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F9/3816 ,  G06F9/3885 ,  G06F15/8007 ,  G06F17/147 ,  G06F17/15

摘要： Method, apparatus, and program means for performing bitstream buffer manipulation with a SIMD merge instruction. The method of one embodiment comprises determining whether any unprocessed data bits for a partial variable length symbol exist in a first data block is made. A shift merge operation is performed to merge the unprocessed data bits from the first data block with a second data block. A merged data block is formed. A merged variable length symbol comprised of the unprocessed data bits and a plurality of data bits from the second data block is extracted from the merged data block.

摘要翻译： 用于使用SIMD合并指令执行比特流缓冲器操作的方法，装置和程序装置。 一个实施例的方法包括确定在第一数据块中是否存在用于部分可变长度符号的任何未处理的数据比特。 执行移位合并操作以将来自第一数据块的未处理数据位与第二数据块合并。 形成合并的数据块。 从合并的数据块中提取由未处理的数据位和来自第二数据块的多个数据位组成的合并的可变长度符号。