-
公开(公告)号：US09544133B2
公开(公告)日：2017-01-10
申请号：US12647459
申请日：2009-12-26
CPC分类号： H04L9/0631 , H04L9/3073 , H04L2209/24
摘要： Methods and apparatus to provide on-the-fly key computation for Galois Field (also referred to Finite Field) encryption and/or decryption are described. In one embodiment, logic generates a cipher key, in a second cycle, based on a previous cipher key, generated in a first cycle that immediately precedes the second cycle. Other embodiments are also described.
摘要翻译： 描述了为Galois Field（也称为有限场）加密和/或解密提供实时密钥计算的方法和装置。 在一个实施例中，逻辑在第二周期中基于在紧接在第二周期之前的第一周期中生成的先前密码密钥来生成密码密钥。 还描述了其它实施例。
-
公开(公告)号：US20110158403A1
公开(公告)日：2011-06-30
申请号：US12647459
申请日：2009-12-26
IPC分类号： H04L9/00
CPC分类号： H04L9/0631 , H04L9/3073 , H04L2209/24
摘要： Methods and apparatus to provide on-the-fly key computation for Galois Field (also referred to Finite Field) encryption and/or decryption are described. In one embodiment, logic generates a cipher key, in a second cycle, based on a previous cipher key, generated in a first cycle that immediately precedes the second cycle. Other embodiments are also described.
摘要翻译： 描述了为Galois Field（也称为有限场）加密和/或解密提供实时密钥计算的方法和装置。 在一个实施例中，逻辑在第二周期中基于在紧接在第二周期之前的第一周期中生成的先前密码密钥来生成密码密钥。 还描述了其它实施例。
-
3.发明授权公开(公告)号：US08923510B2
公开(公告)日：2014-12-30
申请号：US11966658
申请日：2007-12-28
CPC分类号： H04L9/0631 , G06F7/00 , G06F9/30007 , G06F9/30112 , G06F9/30145 , G06F9/30149 , G06F9/30196 , G06F9/3887 , G06F21/602 , H04L2209/34
摘要： Implementations of Advanced Encryption Standard (AES) encryption and decryption processes are disclosed. In one embodiment of S-box processing, a block of 16 byte values is converted, each byte value being converted from a polynomial representation in GF(256) to a polynomial representation in GF((22)4). Multiplicative inverse polynomial representations in GF((22)4) are computed for each of the corresponding polynomial representations in GF((22)4). Finally corresponding multiplicative inverse polynomial representations in GF((22)4) are converted and an affine transformation is applied to generate corresponding polynomial representations in GF(256). In an alternative embodiment of S-box processing, powers of the polynomial representations are computed and multiplied together in GF(256) to generate multiplicative inverse polynomial representations in GF(256). In an embodiment of inverse-columns-mixing, the 16 byte values are converted from a polynomial representation in GF(256) to a polynomial representation in GF((24)2). A four-by-four matrix is applied to the transformed polynomial representation in GF((24)2) to implement the inverse-columns-mixing.
摘要翻译： 公开了高级加密标准（AES）加密和解密过程的实现。 在S盒处理的一个实施例中，转换16字节值的块，每个字节值从GF（256）中的多项式表示转换为GF（（22）4）中的多项式表示。 对于GF（（22）4）中的每个对应多项式表示，计算GF（（22）4）中的乘法逆多项式表示。 最后，对GF（（22）4）中的相应的乘法逆多项式表示进行转换，并应用仿射变换以在GF（256）中生成对应的多项式表示。 在S盒处理的替代实施例中，计算多项式表示的幂并在GF（256）中相乘，以在GF（256）中生成乘法逆多项式表示。 在反列混合的实施例中，将16字节值从GF（256）中的多项式表示转换为GF（（24）2）中的多项式表示。 将四乘四矩阵应用于GF（（24）2）中的变换多项式表示，以实现反列混合。
-
4.发明授权公开(公告)号：US08538015B2
公开(公告)日：2013-09-17
申请号：US11729199
申请日：2007-03-28
申请人： Shay Gueron , Wajdi K. Feghali , Vinodh Gopal , Makaram Raghunandan , Martin G. Dixon , Srinivas Chennupaty , Michael E. Kounavis
发明人： Shay Gueron , Wajdi K. Feghali , Vinodh Gopal , Makaram Raghunandan , Martin G. Dixon , Srinivas Chennupaty , Michael E. Kounavis
IPC分类号： G06F21/00
CPC分类号： H04L9/0631 , G06F3/0623 , G06F3/0665 , G06F3/0689 , G06F9/30007 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30178 , G06F9/3802 , G06F9/3818 , G06F9/3887 , G06F9/3895 , G06F12/0862 , G06F12/0875 , G06F12/1408 , G06F21/602 , G06F2212/1052 , G06F2212/402 , G06F2212/452 , G06F2212/454 , G06F2212/602 , G11C7/1072 , H04L9/0816 , H04L9/0861 , H04L2209/12 , H04L2209/24
摘要： A flexible instruction set for a general purpose processor is provided. The instruction set includes instructions to perform a “one round” pass for encryption or decryption and also includes instructions to perform key generation. An immediate may be used to indicate round number and key size for key generation for 128/192/256 bit keys. The flexible instruction set enables full use of pipelining capabilities because it does not require tracking of implicit registers.
摘要翻译： 提供了一种用于通用处理器的灵活指令集。 指令集包括执行用于加密或解密的“一轮”通行的指令，还包括执行密钥生成的指令。 立即可以用于指示128/192/256位键的密钥生成的循环数和密钥大小。 灵活的指令集可以充分利用流水线功能，因为它不需要跟踪隐式寄存器。
-
公开(公告)号：US07991152B2
公开(公告)日：2011-08-02
申请号：US11772150
申请日：2007-06-30
申请人： Shay Gueron , Michael E. Kounavis
发明人： Shay Gueron , Michael E. Kounavis
IPC分类号： H04K1/00
CPC分类号： G06F7/724 , H04L9/0631 , H04L9/0643 , H04L9/3242 , H04L2209/043
摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.
摘要翻译： 描述加速伽罗瓦计数器模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。
-
6.发明申请公开(公告)号：US20080240426A1
公开(公告)日：2008-10-02
申请号：US11729199
申请日：2007-03-28
申请人： Shay Gueron , Wajdi K. Feghali , Vinodh Gopal , Makaram Raghunandan , Martin G. Dixon , Srinivas Chennupaty , Michael E. Kounavis
发明人： Shay Gueron , Wajdi K. Feghali , Vinodh Gopal , Makaram Raghunandan , Martin G. Dixon , Srinivas Chennupaty , Michael E. Kounavis
CPC分类号： H04L9/0631 , G06F3/0623 , G06F3/0665 , G06F3/0689 , G06F9/30007 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30178 , G06F9/3802 , G06F9/3818 , G06F9/3887 , G06F9/3895 , G06F12/0862 , G06F12/0875 , G06F12/1408 , G06F21/602 , G06F2212/1052 , G06F2212/402 , G06F2212/452 , G06F2212/454 , G06F2212/602 , G11C7/1072 , H04L9/0816 , H04L9/0861 , H04L2209/12 , H04L2209/24
摘要： A flexible aes instruction set for a general purpose processor is provided. The instruction set includes instructions to perform a “one round” pass for aes encryption or decryption and also includes instructions to perform key generation. An immediate may be used to indicate round number and key size for key generation for 128/192/256 bit keys. The flexible aes instruction set enables full use of pipelining capabilities because it does not require tracking of implicit registers.
摘要翻译： 提供了一种用于通用处理器的灵活的指令集。 指令集包括对aes加密或解密执行“一轮”通行的指令，还包括执行密钥生成的指令。 立即可以用于指示128/192/256位键的密钥生成的循环数和密钥大小。 灵活的aes指令集可以充分利用流水线功能，因为它不需要跟踪隐式寄存器。
-
公开(公告)号：US20080240423A1
公开(公告)日：2008-10-02
申请号：US11772150
申请日：2007-06-30
申请人： Shay Gueron , Michael E. Kounavis
发明人： Shay Gueron , Michael E. Kounavis
IPC分类号： H04L9/28
CPC分类号： G06F7/724 , H04L9/0631 , H04L9/0643 , H04L9/3242 , H04L2209/043
摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.
摘要翻译： 描述加速伽罗瓦计数器模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。
-
公开(公告)号：US08804951B2
公开(公告)日：2014-08-12
申请号：US13196718
申请日：2011-08-02
申请人： Shay Gueron , Michael E. Kounavis
发明人： Shay Gueron , Michael E. Kounavis
IPC分类号： H04K1/00
CPC分类号： G06F7/724 , H04L9/0631 , H04L9/0643 , H04L9/3242 , H04L2209/043
摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.
摘要翻译： 描述加速伽罗瓦柜台模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。
-
公开(公告)号：US20120106731A1
公开(公告)日：2012-05-03
申请号：US13196718
申请日：2011-08-02
申请人： Shay Gueron , Michael E. Kounavis
发明人： Shay Gueron , Michael E. Kounavis
IPC分类号： H04L9/28
CPC分类号： G06F7/724 , H04L9/0631 , H04L9/0643 , H04L9/3242 , H04L2209/043
摘要： Methods and apparatus to speed up Galois Counter Mode (GCM) computations are described. In one embodiment, a carry-less multiplication instruction may be used to perform operations corresponding to verification of an encrypted message in accordance with GCM. Other embodiments are also described.
摘要翻译： 描述加速伽罗瓦计数器模式（GCM）计算的方法和装置。 在一个实施例中，可以使用无进位乘法指令来执行与根据GCM的加密消息的验证相对应的操作。 还描述了其它实施例。
-
10.发明申请公开(公告)号：US20130305117A1
公开(公告)日：2013-11-14
申请号：US13940696
申请日：2013-07-12
IPC分类号： H03M13/00
CPC分类号： G06F11/1004 , G06F9/30003 , G06F9/30018 , G06F9/30032 , G06F15/76 , G06T1/20 , H03M13/00 , H03M13/09 , H03M13/093 , H03M13/096 , H03M13/157
摘要： In one embodiment, the present invention includes a method for receiving incoming data in a processor and performing a checksum operation on the incoming data in the processor pursuant to a user-level instruction for the checksum operation. For example, a cyclic redundancy checksum may be computed in the processor itself responsive to the user-level instruction. Other embodiments are described and claimed.
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.027 秒)
