公开(公告)号：US20160224511A1

公开(公告)日：2016-08-04

申请号：US14728522

申请日：2015-06-02

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： Mayan Moudgill ,  C. John Glossner ,  Arthur Joseph Hoane ,  Paul Hurtley ,  Vitaly Kalashnikov

IPC: G06F15/80 ,  G06F9/30

CPC classification number: G06F15/8053 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30141 ,  G06F9/3836 ,  G06F9/3855 ,  G06F15/7828 ,  G06F15/7839 ,  G06F15/8076 ,  G06F17/142

Abstract: A computer processor is disclosed. The computer processor may comprise a vector unit comprising a vector register file comprising one or more registers to hold a varying number of elements. The computer processor may further comprise processing logic configured to implicitly type each of the varying number of elements in the vector register file. The computer processor may be implemented as a monolithic integrated circuit.

Abstract translation: 公开了一种计算机处理器。 计算机处理器可以包括矢量单元，其包括矢量寄存器文件，其包括一个或多个寄存器以保存不同数量的元件。 计算机处理器还可以包括处理逻辑，其被配置为隐含地对向量寄存器文件中的各种变化数量的元素进行键入。 计算机处理器可以被实现为单片集成电路。

公开(公告)号：US20160224509A1

公开(公告)日：2016-08-04

申请号：US14716216

申请日：2015-05-19

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： Mayan Moudgill ,  Gary J. Nacer ,  C. John Glossner ,  Arthur Joseph Hoane ,  Paul Hurtley ,  Murugappan Senthilvelan ,  Pablo Balzola ,  Vitaly Kalashnikov ,  Sitij Agrawal

IPC: G06F15/80

CPC classification number: G06F15/8053 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30141 ,  G06F9/3836 ,  G06F9/3855 ,  G06F9/461 ,  G06F9/462 ,  G06F15/7828 ,  G06F15/7839 ,  G06F15/8076 ,  G06F17/142

Abstract: A computer processor is disclosed. The computer processor comprises one or more processor resources. The computer processor further comprises a plurality of hardware thread units coupled to the one or more processor resources. The computer processor may be configured to permit simultaneous access to the one or more processor resources by only a subset of hardware thread units of the plurality of hardware thread units. The number of hardware threads in the subset may be less than the total number of hardware threads of the plurality of hardware thread units.

Abstract translation: 公开了一种计算机处理器。 计算机处理器包括一个或多个处理器资源。 计算机处理器还包括耦合到一个或多个处理器资源的多个硬件线程单元。 计算机处理器可以被配置为仅通过多个硬件线程单元中的硬件线程单元的子集来同时访问一个或多个处理器资源。 子集中的硬件线程的数量可以小于多个硬件线程单元中的硬件线程的总数。

公开(公告)号：US20160224346A1

公开(公告)日：2016-08-04

申请号：US14727076

申请日：2015-06-01

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： Mayan Moudgill ,  Gary J. Nacer ,  C. John Glossner ,  Arthur Joseph Hoane ,  Paul Hurtley ,  Murugappan Senthilvelan ,  Pablo Balzola

IPC: G06F9/30 ,  G06F15/78

CPC classification number: G06F15/8053 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30141 ,  G06F9/3836 ,  G06F9/3855 ,  G06F15/7828 ,  G06F15/7839 ,  G06F15/8076 ,  G06F17/142

Abstract: A computer processor is disclosed. The computer processor may comprise a vector unit comprising a vector register file comprising at least one register to hold a varying number of elements. The computer processor may further comprise processing logic configured to operate on the varying number of elements in the vector register file using one or more instructions that separate a vector or combine two vectors. The computer processor may be implemented as a monolithic integrated circuit.

Abstract translation: 公开了一种计算机处理器。 计算机处理器可以包括向量单元，其包括向量寄存器文件，其包括至少一个寄存器以保存不同数量的元件。 计算机处理器还可以包括处理逻辑，其被配置为使用分离向量或组合两个向量的一个或多个指令对向量寄存器文件中的变化数量的元素进行操作。 计算机处理器可以被实现为单片集成电路。

公开(公告)号：US20160224345A1

公开(公告)日：2016-08-04

申请号：US14727051

申请日：2015-06-01

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： Mayan Moudgill ,  Arthur Joseph Hoane ,  Paul Hurtley

IPC: G06F9/30 ,  G06F15/78

CPC classification number: G06F15/8053 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30141 ,  G06F9/3836 ,  G06F9/3855 ,  G06F9/461 ,  G06F9/462 ,  G06F15/7828 ,  G06F15/7839 ,  G06F15/8076 ,  G06F17/142

Abstract: A computer processor is disclosed. The computer processor may comprises a vector unit comprising a vector register file comprising at least one register to hold a varying number of elements. The computer processor may further comprise processing logic configured to operate on the varying number of elements in the vector register file using one or more instructions that produce results with elements of widths different than that of the input elements. The computer processor may be implemented as a monolithic integrated circuit.

Abstract translation: 公开了一种计算机处理器。 计算机处理器可以包括矢量单元，其包括矢量寄存器文件，该矢量寄存器文件包括至少一个寄存器以保存不同数量的元件。 计算机处理器还可以包括处理逻辑，其被配置为使用产生具有与输入元素的宽度不同的元素的结果的一个或多个指令对向量寄存器文件中的变化数量的元素进行操作。 计算机处理器可以被实现为单片集成电路。

公开(公告)号：US20160224344A1

公开(公告)日：2016-08-04

申请号：US14716285

申请日：2015-05-19

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： Mayan Moudgill ,  Gary J. Nacer ,  C. John Glossner ,  Arthur Joseph Hoane ,  Paul Hurtley ,  Murugappan Senthilvelan ,  Pablo Balzola ,  Vitaly Kalashnikov ,  Sitij Agrawal

IPC: G06F9/30 ,  G06F15/78

CPC classification number: G06F15/8053 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30141 ,  G06F9/3836 ,  G06F9/3855 ,  G06F9/461 ,  G06F9/462 ,  G06F15/7828 ,  G06F15/7839 ,  G06F15/8076 ,  G06F17/142

Abstract: A computer processor is disclosed. The computer processor comprises a vector unit comprising a vector register file comprising one or more registers to hold a varying number of elements. The computer processor further comprises processing logic configured to operate on the varying number of elements in the vector register file using one or more digital signal processing instructions. The computer processor may be implemented as a monolithic integrated circuit.

Abstract translation: 公开了一种计算机处理器。 计算机处理器包括矢量单元，其包括矢量寄存器文件，该矢量寄存器文件包括一个或多个寄存器以保存不同数量的元件。 计算机处理器还包括处理逻辑，其被配置为使用一个或多个数字信号处理指令对矢量寄存器文件中的变化数量的元件进行操作。 计算机处理器可以被实现为单片集成电路。

公开(公告)号：US20150220347A1

公开(公告)日：2015-08-06

申请号：US14539342

申请日：2014-11-12

Applicant: Optimum Semiconductor Technologies, Inc.

Inventor： C. John Glossner ,  Gary J. Nacer ,  Murugappan Senthilvelan ,  Vitaly Kalashnikov ,  Arthur J. Hoane ,  Paul D'Arcy ,  Sabin D. Iancu ,  Shenghong Wang

IPC: G06F9/38 ,  G06F9/30

CPC classification number: G06F9/3851 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3853 ,  G06F9/3885 ,  G06F9/46

Abstract: A processing device identifies a set of software threads having instructions waiting to issue. For each software thread in the set of the software threads, the processing device binds the software thread to an available hardware context in a set of hardware contexts and stores an identifier of the available hardware context bound to the software thread to a next available entry in an ordered list. The processing device reads an identifier stored in an entry of the ordered list. Responsive to an instruction associated with the identifier having no dependencies with any other instructions among the instructions waiting to issue, the processing device issues the instruction waiting to issue to the hardware context associated with the identifier.

Abstract translation: 处理设备识别具有等待发布的指令的一组软件线程。 对于软件线程集合中的每个软件线程，处理设备将软件线程绑定到一组硬件上下文中的可用硬件上下文，并将绑定到软件线程的可用硬件上下文的标识符存储到下一个可用条目中 有序列表。 处理装置读取存储在有序列表的条目中的标识符。 响应于等待发布的指令中与标识符相关联的与任何其他指令无关的指令，处理设备发出等待发布到与标识符相关联的硬件上下文的指令。