公开(公告)号：US6093642A

公开(公告)日：2000-07-25

申请号：US354508

申请日：1999-07-15

申请人： Chih-Chen Cho ,  Yoshimitsu Tamura ,  Jiong-Ping Lu

发明人： Chih-Chen Cho ,  Yoshimitsu Tamura ,  Jiong-Ping Lu

IPC分类号： H01L21/768 ,  H01L21/28 ,  H01L21/285 ,  H01L23/485 ,  H01L21/4763

CPC分类号： H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76856 ,  H01L21/76877 ,  H01L23/485 ,  H01L2924/0002

摘要： A contact and method of forming a contact. A layer of titanium (112) is deposited. Then, a RTP anneal is performed to react the titanium layer (112) with underlying silicon (112) to form a silicide layer (114). After the RTP anneal, a layer of tungsten-nitride (116) is deposited as a barrier layer. The metal interconnect layer (118) is then formed over the tungsten-nitride layer (116).

摘要翻译： 形成接触的接触和方法。 沉积一层钛（112）。 然后，执行RTP退火以使钛层（112）与下面的硅（112）反应以形成硅化物层（114）。 在RTP退火之后，沉积一层氮化钨（116）作为阻挡层。 然后在氮化钨层（116）之上形成金属互连层（118）。

公开(公告)号：US07732313B2

公开(公告)日：2010-06-08

申请号：US12348660

申请日：2009-01-05

申请人： Jiong-Ping Lu ,  Yaw S. Obeng ,  Ping Jiang ,  Joe G. Tran

发明人： Jiong-Ping Lu ,  Yaw S. Obeng ,  Ping Jiang ,  Joe G. Tran

IPC分类号： H01L21/44

CPC分类号： H01L21/31055 ,  H01L21/28097 ,  H01L21/32134 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/7833

摘要： A method for making a transistor 20 that includes using a transition metal nitride layer 200 and/or a SOG layer 220 to protect the source/drain regions 60 from silicidation during the silicidation of the gate electrode 90. The SOG layer 210 is planarized to expose the transition metal nitride layer 200 or the gate electrode 93 before the gate silicidation process. If a transition metal nitride layer 200 is used, then it is removed from the top of the gate electrode 93 before the full silicidation of the gate electrode 90.

摘要翻译： 一种制造晶体管20的方法，其包括使用过渡金属氮化物层200和/或SOG层220来保护源极/漏极区域60在栅电极90的硅化期间不被硅化。SOG层210被平坦化以暴露 在栅极硅化处理之前的过渡金属氮化物层200或栅电极93。 如果使用过渡金属氮化物层200，则在栅电极90完全硅化之前，从栅电极93的顶部去除它。

公开(公告)号：US20080265345A1

公开(公告)日：2008-10-30

申请号：US12135910

申请日：2008-06-09

申请人： Shaofeng Yu ,  Freidoon Mehrad ,  Jiong-Ping Lu

发明人： Shaofeng Yu ,  Freidoon Mehrad ,  Jiong-Ping Lu

IPC分类号： H01L49/00

CPC分类号： H01L21/28097 ,  H01L29/66507 ,  H01L29/66545

摘要： A method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device. At least some of the illustrative embodiments are methods comprising forming a gate stack over a substrate (the gate stack comprising a polysilicon layer and a blocking layer), and performing an ion implantation into an active region of the substrate adjacent to the gate stack (the blocking layer substantially blocks the ion implantation from the polysilicon layer).

摘要翻译： 一种形成具有独立栅极和源极/漏极掺杂及相关器件的完全硅化半导体器件的方法。 示例性实施例中的至少一些是包括在衬底上形成栅极堆叠的方法（包括多晶硅层和阻挡层的栅极堆叠），以及执行离子注入到与栅极堆叠相邻的衬底的有源区域中 阻挡层基本上阻挡从多晶硅层的离子注入）。

公开(公告)号：US07422967B2

公开(公告)日：2008-09-09

申请号：US11127669

申请日：2005-05-12

申请人： Juanita DeLoach ,  Lindsey H. Hall ,  Lance S. Robertson ,  Jiong-Ping Lu ,  Donald S. Miles

发明人： Juanita DeLoach ,  Lindsey H. Hall ,  Lance S. Robertson ,  Jiong-Ping Lu ,  Donald S. Miles

IPC分类号： H01L21/3205

CPC分类号： H01L21/28052 ,  H01L21/28518 ,  H01L29/665

摘要： The present invention provides a method for manufacturing a semiconductor device. In one embodiment of the present invention, without limitation, the method for manufacturing the semiconductor device includes forming a gate structure (120) over a substrate (110) and forming source/drain regions (190) in the substrate (110) proximate the gate structure (120). The method further includes forming fluorine containing regions (220) in the source/drain regions (190) employing a fluorine containing plasma using a power level of less than about 75 Watts, forming a metal layer (310) over the substrate (110) and fluorine containing regions (220), and reacting the metal layer (310) with the fluorine containing regions (220) to form metal silicide regions (410) in the source/drain regions (190).

摘要翻译： 本发明提供一种制造半导体器件的方法。 在本发明的一个实施例中，但不限于，用于制造半导体器件的方法包括在衬底（110）上形成栅极结构（120）并且在靠近栅极的衬底（110）中形成源/漏区（190） 结构（120）。 该方法还包括在源极/漏极区（190）中使用含氟等离子体，使用小于约75瓦特的功率电平形成含氟区域（220），在基底（110）上形成金属层（310），以及 含氟区域（220），并且使金属层（310）与含氟区域（220）反应以在源极/漏极区域（190）中形成金属硅化物区域（410）。

公开(公告)号：US07338888B2

公开(公告)日：2008-03-04

申请号：US10810759

申请日：2004-03-26

申请人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

发明人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L21/76 ,  H01L21/4763

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit including the semiconductor device. The method for manufacturing the semiconductor device (100), among other possible steps, includes forming a polysilicon gate electrode over a substrate (110) and forming source/drain regions (170) in the substrate (110) proximate the polysilicon gate electrode. The method further includes forming a blocking layer (180) over the source/drain regions (170), the blocking layer (180) comprising a metal silicide, and siliciding the polysilicon gate electrode to form a silicided gate electrode (150).

摘要翻译： 本发明提供一种制造半导体器件的方法及其制造方法，该集成电路包括该半导体器件。 除了其他可能的步骤之外，用于制造半导体器件（100）的方法包括在衬底（110）上形成多晶硅栅电极，并在靠近多晶硅栅电极的衬底（110）中形成源/漏区（170）。 该方法还包括在源极/漏极区域（170）上形成阻挡层（180），阻挡层（180）包括金属硅化物，并硅化多晶硅栅电极以形成硅化物栅电极（150）。

公开(公告)号：US20070099407A1

公开(公告)日：2007-05-03

申请号：US11264856

申请日：2005-11-01

申请人： Jiong-Ping Lu ,  Shaofeng Yu

发明人： Jiong-Ping Lu ,  Shaofeng Yu

IPC分类号： H01L21/4763

CPC分类号： H01L21/28097 ,  H01L29/66507 ,  H01L29/6659

摘要： A method for making a transistor 20 that includes performing a low temperature spike anneal 314. The method also includes performing a silicide anneal 318 to fully silicide the gate electrode 90 of the transistor 20. A blocking layer 120 protects the source and drain regions 60 of the transistor 20 during the processes of low temperature spike anneal 3.14 and silicide anneal 318.

摘要翻译： 一种用于制造晶体管20的方法，包括执行低温尖峰退火314。 该方法还包括执行硅化物退火318以完全硅化晶体管20的栅电极90。 在低温尖峰退火3.14和硅化物退火318的过程中，阻挡层120保护晶体管20的源极和漏极区域60。

公开(公告)号：US07148143B2

公开(公告)日：2006-12-12

申请号：US10808168

申请日：2004-03-24

申请人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

发明人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

IPC分类号： H01L21/44 ,  H01L21/4763 ,  H01L21/461 ,  H01L21/302

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a semiconductor device, a method of manufacture therefor, and a method for manufacturing an integrated circuit. The semiconductor device (100), among other possible elements, includes a silicided gate electrode (150) located over a substrate (110), the silicided gate electrode (150) having gate sidewall spacers (160) located on sidewalls thereof. The semiconductor device (100) further includes source/drain regions (170) located in the substrate (110) proximate the silicided gate electrode (150), and silicided source/drain regions (180) located in the source/drain regions (170) and at least partially under the gate sidewall spacers (160).

摘要翻译： 本发明提供一种半导体器件及其制造方法以及集成电路的制造方法。 除了其它可能的元件之外，半导体器件（100）包括位于衬底（110）上方的硅化栅电极（150），硅化栅电极（150）具有位于其侧壁上的栅极侧壁间隔物（160）。 半导体器件（100）还包括位于靠近硅化物栅电极（150）的衬底（110）中的源/漏区（170）和位于源/漏区（170）中的硅化源/漏区（180） 并且至少部分地在栅极侧壁间隔件（160）下方。

公开(公告)号：US20060246668A1

公开(公告)日：2006-11-02

申请号：US11456595

申请日：2006-07-11

申请人： Jiong-Ping Lu ,  Jiejie Xu

发明人： Jiong-Ping Lu ,  Jiejie Xu

IPC分类号： H01L21/336

CPC分类号： H01L21/28052 ,  H01L21/265 ,  H01L21/28518 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： An embodiment of the invention is a method of making a transistor by performing an ion implant on a gate electrode layer 110. The method may include forming an interface layer 200 over the semiconductor substrate 20 and performing an anneal to create a silicide 190 on the top surface of the gate electrode 110.

摘要翻译： 本发明的一个实施例是通过在栅电极层110上执行离子注入来制造晶体管的方法。该方法可以包括在半导体衬底20上形成界面层200并执行退火以在顶部形成硅化物190 栅电极110的表面。

公开(公告)号：US20060134844A1

公开(公告)日：2006-06-22

申请号：US11017469

申请日：2004-12-20

申请人： Jiong-Ping Lu ,  Shaofeng Yu ,  Haowen Bu ,  Lindsey Hall ,  Mark Visokay

发明人： Jiong-Ping Lu ,  Shaofeng Yu ,  Haowen Bu ,  Lindsey Hall ,  Mark Visokay

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for making PMOS and NMOS transistors 60, 70 on a semiconductor substrate 20 that includes having a gate protection layer 210 over the gate electrode layer 110 during the formation of source/drain silicides 120. The method may include implanting dopants into a gate polysilicon layer 115 before forming the protection layer 215.

摘要翻译： 一种用于在半导体衬底20上制造PMOS和NMOS晶体管60,70的方法，其包括在源/漏硅化物120形成期间在栅电极层110上方具有栅极保护层210。 该方法可以包括在形成保护层215之前将掺杂剂注入到栅极多晶硅层115中。

公开(公告)号：US20060121713A1

公开(公告)日：2006-06-08

申请号：US11007569

申请日：2004-12-08

申请人： Shaofeng Yu ,  Haowen Bu ,  Jiong-Ping Lu ,  Lindsey Hall

发明人： Shaofeng Yu ,  Haowen Bu ,  Jiong-Ping Lu ,  Lindsey Hall

IPC分类号： H01L21/4763 ,  H01L21/3205

CPC分类号： H01L29/66545 ,  H01L29/51 ,  H01L29/66507 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit. The method for manufacturing the semiconductor device, among other steps, includes providing a capped polysilicon gate electrode (290) over a substrate (210), the capped polysilicon gate electrode (290) including a buffer layer (260) located between a polysilicon gate electrode layer (250) and a protective layer (270). The method further includes forming source/drain regions (710) in the substrate (210) proximate the capped polysilicon gate electrode (290), removing the protective layer (270) and the buffer layer (260), and siliciding the polysilicon gate electrode layer (250) to form a silicided gate electrode (1110).

摘要翻译： 本发明提供一种制造半导体器件的方法和集成电路的制造方法。 制造半导体器件的方法以及其他步骤包括在衬底（210）上提供封盖的多晶硅栅电极（290），封装的多晶硅栅电极（290）包括位于多晶硅栅电极 层（250）和保护层（270）。 该方法还包括在靠近封盖的多晶硅栅极（290）的基板（210）中形成源/漏区（710），去除保护层（270）和缓冲层（260），并且将多晶硅栅电极层 （250），以形成硅化物栅电极（1110）。