公开(公告)号：US20110233511A1

公开(公告)日：2011-09-29

申请号：US13132822

申请日：2009-12-04

申请人： Yoshio Kawashima ,  Takumi Mikawa ,  Zhiqiang Wei ,  Atsushi Himeno

发明人： Yoshio Kawashima ,  Takumi Mikawa ,  Zhiqiang Wei ,  Atsushi Himeno

IPC分类号： H01L47/00 ,  H01L21/02

CPC分类号： H01L27/0688 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1608

摘要： A nonvolatile memory element (10) of the present invention comprises a substrate (11); a lower electrode layer (15) and a resistive layer (16) sequentially formed on the substrate (11); a resistance variable layer (31) formed on the resistive layer (16); a wire layer (20) formed above the lower electrode layer (15); an interlayer insulating layer (17) disposed between the substrate (11) and the wire layer (20) and covering at least the lower electrode layer (15) and the resistive layer (16), the interlayer insulating layer being provided with a contact hole (26) extending from the wire layer (20) to the resistance variable layer (31); and an upper electrode layer (19) formed inside the contact hole (26) such that the upper electrode layer is connected to the resistance variable layer (31) and to the wire layer (20); resistance values of the resistance variable layer (31) changing reversibly in response to electric pulses applied between the lower electrode layer (15) and the upper electrode layer (19).

摘要翻译： 本发明的非易失性存储元件（10）包括衬底（11）; 依次形成在所述基板（11）上的下电极层（15）和电阻层（16）。 形成在电阻层（16）上的电阻变化层（31）; 在所述下电极层（15）的上方形成的导线层（20）。 设置在所述基板（11）和所述导线层（20）之间并且至少覆盖所述下电极层（15）和所述电阻层（16）的层间绝缘层（17），所述层间绝缘层设置有接触孔 （26）从所述导线层（20）延伸到所述电阻变化层（31）; 以及形成在所述接触孔（26）内部的上电极层（19），使得所述上电极层连接到所述电阻变化层（31）和所述导线层（20）; 电阻变化层（31）的电阻值响应于施加在下电极层（15）和上电极层（19）之间的电脉冲而可逆地变化。

公开(公告)号：US20110114912A1

公开(公告)日：2011-05-19

申请号：US12867437

申请日：2009-02-09

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

IPC分类号： H01L45/00 ,  H01L21/02

CPC分类号： H01L27/101 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1675

摘要： A nonvolatile semiconductor memory device (100) comprises a substrate (102) provided with a transistor (101); a first interlayer insulating layer (103) formed over the substrate to cover the transistor; a first contact plug (104) formed in the first interlayer insulating layer and electrically connected to either of a drain electrode (101a) or a source electrode (101b) of the transistor, and a second contact plug (105) formed in the first interlayer insulating layer and electrically connected to the other of the drain electrode or the source electrode of the transistor; a resistance variable layer (106) formed to cover a portion of the first contact plug; a first wire (107) formed on the resistance variable layer; and a second wire (108) formed to cover a portion of the second contact plug; an end surface of the resistance variable layer being coplanar with an end surface of the first wire.

摘要翻译： 非易失性半导体存储器件（100）包括设置有晶体管（101）的衬底（102）; 形成在所述衬底上以覆盖所述晶体管的第一层间绝缘层（103） 形成在所述第一层间绝缘层中并电连接到所述晶体管的漏电极（101a）或源电极（101b）中的任一个的第一接触插塞（104）和形成在所述第一中间层 绝缘层并与晶体管的漏电极或源电极中的另一个电连接; 形成为覆盖所述第一接触插塞的一部分的电阻变化层（106） 形成在电阻变化层上的第一线（107） 以及形成为覆盖所述第二接触插塞的一部分的第二线（108） 所述电阻变化层的端面与所述第一线的端面共面。

公开(公告)号：US20100283026A1

公开(公告)日：2010-11-11

申请号：US12810667

申请日：2008-12-26

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L27/115 ,  H01L45/00 ,  H01L21/70

CPC分类号： H01L27/1021 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).

摘要翻译： 包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。 第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。 第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。

公开(公告)号：US20100237313A1

公开(公告)日：2010-09-23

申请号：US12738778

申请日：2008-10-22

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L45/00 ,  H01L21/20

CPC分类号： H01L27/24 ,  H01L27/1021

摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.

摘要翻译： 本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11） 分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13） 并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13） 分别。

公开(公告)号：US06950333B2

公开(公告)日：2005-09-27

申请号：US10695731

申请日：2003-10-24

申请人： Masayoshi Hiramoto ,  Nozomu Matsukawa ,  Akihiro Odagawa ,  Mitsuo Satomi ,  Yasunari Sugita ,  Yoshio Kawashima

发明人： Masayoshi Hiramoto ,  Nozomu Matsukawa ,  Akihiro Odagawa ,  Mitsuo Satomi ,  Yasunari Sugita ,  Yoshio Kawashima

IPC分类号： G11C11/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/22 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/22

CPC分类号： H01L27/224 ,  B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/5607 ,  H01L27/228

摘要： A magnetic memory of the present invention includes two or more memory layers and two or more tunnel layers that are stacked in the thickness direction of the layers. The two or more memory layers are connected electrically in series. A group of first layers includes at least one layer selected from the two or more memory layers. A group of second layers includes at least one layer selected from the two or more memory layers. A resistance change caused by magnetization reversal in the group of first layers differs from a resistance change caused by magnetization reversal in the group of second layers.

摘要翻译： 本发明的磁存储器包括两层或多层存储层和两层或多层在层的厚度方向上层叠的隧道层。 两个或更多个存储器层串联电连接。 一组第一层包括从两个或更多个存储器层中选择的至少一个层。 一组第二层包括从两个或更多个存储器层中选择的至少一个层。 由第一层组中的磁化反转引起的电阻变化与由第二层组中的磁化反转引起的电阻变化不同。