公开(公告)号：US08344345B2

公开(公告)日：2013-01-01

申请号：US12810667

申请日：2008-12-26

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L29/02

CPC分类号： H01L27/1021 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).

摘要翻译： 包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。 第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。 第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。

公开(公告)号：US20120298945A1

公开(公告)日：2012-11-29

申请号：US13485203

申请日：2012-05-31

申请人： Takumi MIKAWA ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi MIKAWA ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L45/00

CPC分类号： H01L27/24 ,  H01L27/1021

摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.

摘要翻译： 本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11） 分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13） 并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13） 分别。

公开(公告)号：US08242479B2

公开(公告)日：2012-08-14

申请号：US12742841

申请日：2008-11-14

申请人： Yoshio Kawashima ,  Takumi Mikawa ,  Ryoko Miyanaga ,  Takeshi Takagi

发明人： Yoshio Kawashima ,  Takumi Mikawa ,  Ryoko Miyanaga ,  Takeshi Takagi

IPC分类号： H01L29/02

CPC分类号： H01L27/101 ,  G11C13/0002 ,  G11C2213/72 ,  H01L27/24

摘要： A nonvolatile memory device includes via holes (12) formed at cross sections where first wires (11) cross second wires (14), respectively, and current control elements (13) each including a current control layer (13b), a first electrode layer (13a) and a second electrode layer (13c) such that the current control layer (13b) is sandwiched between the first electrode layer (13a) and the second electrode layer (13c), in which resistance variable elements (15) are provided inside the via holes (12), respectively, the first electrode layer (13a) is disposed so as to cover the via hole (12), the current control layer (13b) is disposed so as to cover the first electrode layer (13a), the second electrode layer (13c) is disposed on the current control layer (13b), a wire layer (14a) of the second wire is disposed on the second electrode layer (13c), and the second wires (14) each includes the current control layer (13b), the second electrode layer (13c) and the wire layer (14a) of the second wire.

摘要翻译： 非易失性存储器件包括分别形成在第一布线（11）与第二布线（14）交叉的横截面处的通孔（12），以及各自包括电流控制层（13b）的电流控制元件（13），第一电极层 （13a）和第二电极层（13c），使得电流控制层（13b）夹在第一电极层（13a）和第二电极层（13c）之间，其中电阻可变元件（15）设置在其内 通孔（12）分别设置成覆盖通孔（12），电流控制层（13b）被设置成覆盖第一电极层（13a）， 第二电极层（13c）设置在电流控制层（13b）上，第二导线的导线层（14a）设置在第二电极层（13c）上，第二导线（14）各自包括电流 控制层（13b），第二电极层（13c）和第二wi的导线层（14a） 回覆。

公开(公告)号：US20100283026A1

公开(公告)日：2010-11-11

申请号：US12810667

申请日：2008-12-26

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L27/115 ,  H01L45/00 ,  H01L21/70

CPC分类号： H01L27/1021 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).

摘要翻译： 包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。 第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。 第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。

公开(公告)号：US20100237313A1

公开(公告)日：2010-09-23

申请号：US12738778

申请日：2008-10-22

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L45/00 ,  H01L21/20

CPC分类号： H01L27/24 ,  H01L27/1021

摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.

摘要翻译： 本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11） 分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13） 并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13） 分别。

公开(公告)号：US08389990B2

公开(公告)日：2013-03-05

申请号：US13485203

申请日：2012-05-31

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L29/10

CPC分类号： H01L27/24 ,  H01L27/1021

摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.

摘要翻译： 本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11） 分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13） 并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13） 分别。

公开(公告)号：US08253136B2

公开(公告)日：2012-08-28

申请号：US12738778

申请日：2008-10-22

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L29/10

CPC分类号： H01L27/24 ,  H01L27/1021

摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.

摘要翻译： 本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11） 分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13） 并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13） 分别。

公开(公告)号：US20100264392A1

公开(公告)日：2010-10-21

申请号：US12742841

申请日：2008-11-14

申请人： Yoshio Kawashima ,  Takumi Mikawa ,  Ryoko Miyanaga ,  Takeshi Takagi

发明人： Yoshio Kawashima ,  Takumi Mikawa ,  Ryoko Miyanaga ,  Takeshi Takagi

IPC分类号： H01L45/00 ,  H01L21/02

CPC分类号： H01L27/101 ,  G11C13/0002 ,  G11C2213/72 ,  H01L27/24

摘要： A nonvolatile memory device includes via holes (12) formed at cross sections where first wires (11) cross second wires (14), respectively, and current control elements (13) each including a current control layer (13b), a first electrode layer (13a) and a second electrode layer (13c) such that the current control layer (13b) is sandwiched between the first electrode layer (13a) and the second electrode layer (13c), in which resistance variable elements (15) are provided inside the via holes (12), respectively, the first electrode layer (13a) is disposed so as to cover the via hole (12), the current control layer (13b) is disposed so as to cover the first electrode layer (13a), the second electrode layer (13c) is disposed on the current control layer (13b), a wire layer (14a) of the second wire is disposed on the second electrode layer (13c), and the second wires (14) each includes the current control layer (13b), the second electrode layer (13c) and the wire layer (14a) of the second wire.

摘要翻译： 非易失性存储器件包括分别形成在第一布线（11）与第二布线（14）交叉的横截面处的通孔（12），以及各自包括电流控制层（13b）的电流控制元件（13），第一电极层 （13a）和第二电极层（13c），使得电流控制层（13b）夹在第一电极层（13a）和第二电极层（13c）之间，其中电阻可变元件（15）设置在其内 通孔（12）分别设置成覆盖通孔（12），电流控制层（13b）被设置成覆盖第一电极层（13a）， 第二电极层（13c）设置在电流控制层（13b）上，第二导线的导线层（14a）设置在第二电极层（13c）上，第二导线（14）各自包括电流 控制层（13b），第二电极层（13c）和第二wi的导线层（14a） 回覆。

公开(公告)号：US20130171799A1

公开(公告)日：2013-07-04

申请号：US13823667

申请日：2011-09-16

申请人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

发明人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

IPC分类号： H01L45/00 ,  H01L21/768

CPC分类号： H01L45/16 ,  H01L21/768 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2418 ,  H01L45/00 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

摘要： A current steering element (100) formed such that the current steering element covers a lower opening (105) of a via hole (104) formed in an interlayer insulating layer (102), comprises: a corrosion-suppressing layer (106) formed on a lower side of a lower opening of the via hole such that the corrosion-suppressing layer covers an entire portion of the lower opening; a second electrode layer (108) formed under the corrosion-suppressing layer and comprising a material different from a material of the corrosion-suppressing layer; a current steering layer (110) formed under the second electrode layer such that the current steering layer is physically in contact with the second electrode layer; and a first electrode layer (112) formed under the current steering layer such that the first electrode layer is physically in contact with the current steering layer; and the first electrode layer, the current steering layer and the second electrode layer constitute one of a MSM diode and a MIM diode.

摘要翻译： 一种形成为当前的操舵元件覆盖形成在层间绝缘层（102）中的通孔（104）的下开口（105）的电流控制元件（100），包括：形成在 通孔的下开口的下侧，使得防蚀层覆盖下开口的整个部分; 形成在所述腐蚀抑制层下方并且包含不同于所述腐蚀抑制层的材料的材料的第二电极层（108） 形成在所述第二电极层下方的电流转向层（110），使得所述电流导向层物理地与所述第二电极层接触; 以及第一电极层（112），形成在所述电流导向层下方，使得所述第一电极层物理地与所述电流转向层接触; 并且第一电极层，电流导向层和第二电极层构成MSM二极管和MIM二极管之一。

公开(公告)号：US08759190B2

公开(公告)日：2014-06-24

申请号：US13823667

申请日：2011-09-16

申请人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

发明人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

IPC分类号： H01L21/20

CPC分类号： H01L45/16 ,  H01L21/768 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2418 ,  H01L45/00 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

摘要： A current steering element (100) formed such that the current steering element covers a lower opening (105) of a via hole (104) formed in an interlayer insulating layer (102), comprises: a corrosion-suppressing layer (106) formed on a lower side of a lower opening of the via hole such that the corrosion-suppressing layer covers an entire portion of the lower opening; a second electrode layer (108) formed under the corrosion-suppressing layer and comprising a material different from a material of the corrosion-suppressing layer; a current steering layer (110) formed under the second electrode layer such that the current steering layer is physically in contact with the second electrode layer; and a first electrode layer (112) formed under the current steering layer such that the first electrode layer is physically in contact with the current steering layer; and the first electrode layer, the current steering layer and the second electrode layer constitute one of a MSM diode and a MIM diode.

摘要翻译： 一种形成为当前的操舵元件覆盖形成在层间绝缘层（102）中的通孔（104）的下开口（105）的电流控制元件（100），包括：形成在 通孔的下开口的下侧，使得防蚀层覆盖下开口的整个部分; 形成在所述腐蚀抑制层下方并且包含不同于所述腐蚀抑制层的材料的材料的第二电极层（108） 形成在所述第二电极层下方的电流转向层（110），使得所述电流导向层物理地与所述第二电极层接触; 以及第一电极层（112），形成在所述电流导向层下方，使得所述第一电极层物理地与所述电流转向层接触; 并且第一电极层，电流导向层和第二电极层构成MSM二极管和MIM二极管之一。