公开(公告)号：US07193440B1

公开(公告)日：2007-03-20

申请号：US10882946

申请日：2004-06-30

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： H01L29/10 ,  H01L29/40 ,  H01L29/06 ,  H01L29/08 ,  H01L51/00

CPC分类号： H03K19/1737 ,  H03K19/17736 ,  H03K19/17752 ,  H03K19/17756

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC). The configurable IC includes first and second interconnect circuits. The first interconnect circuit has a set of input terminals, a set of output terminals, and several connection schemes for communicatively coupling the input terminal set to the output terminal set. During the operation of the IC, the second connection circuit supplies sets of configuration data to the first interconnect circuit at a particular rate for at least a particular time period. At least two supplied configuration data sets are different and configure the first interconnect circuit to use two different connection schemes that differently couple the input and output terminal sets.

摘要翻译： 本发明的一些实施例提供了一种可配置的集成电路（IC）。 可配置IC包括第一和第二互连电路。 第一互连电路具有一组输入端子，一组输出端子以及用于将输入端子组通信耦合到输出端子组的若干连接方案。 在IC的操作期间，第二连接电路至少在特定时间段以特定速率向第一互连电路提供配置数据组。 至少两个提供的配置数据组是不同的，并且将第一互连电路配置为使用不同地连接输入和输出端子组的两种不同的连接方案。

公开(公告)号：US08248102B2

公开(公告)日：2012-08-21

申请号：US12781789

申请日：2010-05-17

申请人： Jason Redgrave ,  Herman Schmit ,  Steven Teig ,  Brad L. Hutchings ,  Randy R. Huang

发明人： Jason Redgrave ,  Herman Schmit ,  Steven Teig ,  Brad L. Hutchings ,  Randy R. Huang

IPC分类号： H03K19/173

CPC分类号： G06F7/506 ,  G06F2207/3868 ,  H03K19/173

摘要： Some embodiments provide a configurable IC that includes several configurable logic circuits, where the logic circuits include several sets of associated configurable logic circuits. For each several sets of associated configurable logic circuits, the reconfigurable IC also includes a carry circuit for performing up to N carry operations sequentially, wherein N is greater than two.

摘要翻译： 一些实施例提供了包括若干可配置逻辑电路的可配置IC，其中逻辑电路包括若干组相关联的可配置逻辑电路。 对于每组几组相关联的可配置逻辑电路，可重新配置的IC还包括一个执行多达N个进位操作的进位电路，其中N大于2。

公开(公告)号：US20110267102A1

公开(公告)日：2011-11-03

申请号：US13083491

申请日：2011-04-08

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： H03K19/177 ,  G06F17/50

CPC分类号： G06F17/5068 ,  H03K19/17748 ,  H03K19/17752 ,  H03K19/17776

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC). The IC includes at least fifty configurable circuits arranged in an array having a plurality of rows and a plurality of columns. Each configurable circuit for configurably performing a set of operations. At least a first configurable circuit reconfigures at a first reconfiguration rate. The first configurable circuit performs a different operation each time the first configurable circuit is reconfigured. The reconfiguration of the first configurable circuit does not follow any sequential progression through the set of operations of the first configurable circuit.

摘要翻译： 本发明的一些实施例提供了一种可配置的集成电路（IC）。 IC包括布置在具有多个行和多个列的阵列中的至少五十个可配置电路。 每个可配置电路，用于可配置地执行一组操作。 至少第一可配置电路以第一重新配置速率重新配置。 第一可配置电路在每次重新配置第一可配置电路时执行不同的操作。 第一可配置电路的重新配置不遵循通过第一可配置电路的一组操作的任何顺序进行。

公开(公告)号：US07932742B2

公开(公告)日：2011-04-26

申请号：US11942691

申请日：2007-11-19

申请人： Brad Hutchings ,  Herman Schmit ,  Steven Teig

发明人： Brad Hutchings ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： H03K19/17736

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The IC includes a first set of circuits and a second set of circuits interspersed among the first set of circuits. Each set of circuits includes at least ten volatile configurable circuits. Several circuits in at least one of the sets are user multiplexers. Each particular user multiplexer has input and output terminals and has a set of select terminals for receiving a set of user-design signals that directs the particular multiplexer to connect a set of the input terminals to a set of the output terminals. The user-design signals are signals generated internally by the IC.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 IC包括散布在第一组电路中的第一组电路和第二组电路。 每组电路包括至少十个易失性可配置电路。 至少一个组中的几个电路是用户多路复用器。 每个特定的用户多路复用器具有输入和输出端子，并且具有一组选择端子，用于接收一组用户设计信号，所述一组用户设计信号指示特定多路复用器将一组输入端子连接到一组输出端子。 用户设计信号是由IC内部产生的信号。

公开(公告)号：US07930666B1

公开(公告)日：2011-04-19

申请号：US11609875

申请日：2006-12-12

申请人： Herman Schmit ,  Daniel J. Pugh ,  Steven Teig

发明人： Herman Schmit ,  Daniel J. Pugh ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G11C8/16

摘要： Some embodiments provide a method of providing configurable ICs to a user. The method provides the configurable IC and a set of behavioral descriptions to the user. The behavioral descriptions specify the effects of accesses to a memory by a set of memory ports given a set of parameters chosen by the user.

摘要翻译： 一些实施例提供了向用户提供可配置IC的方法。 该方法为用户提供了可配置的IC和一组行为描述。 行为描述指定给定由用户选择的一组参数的一组存储器端口对存储器的访问的影响。

公开(公告)号：US20110060896A1

公开(公告)日：2011-03-10

申请号：US12870779

申请日：2010-08-27

申请人： Jason Redgrave ,  Brad Hutchings ,  Steven Teig ,  Herman Schmit ,  Teju Khubchandani

发明人： Jason Redgrave ,  Brad Hutchings ,  Steven Teig ,  Herman Schmit ,  Teju Khubchandani

IPC分类号： H03K19/00

CPC分类号： H03K19/1731 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17756 ,  H03K19/17764

摘要： Some embodiments of the invention provide a configuration/debug network for configuring and debugging a configurable integrated circuit (IC). The configurable IC in some embodiments includes configurable resources (e.g., configurable logic resources, routing resources, memory resources, etc.) that can be grouped in conceptual configurable tiles that are arranged in several rows and columns. Some embodiments allow tiles to be individually addressed, globally addressed (i.e., all addressed together), or addressed based on their tile types. The configurable IC includes numerous user-design state elements (“UDS elements”) in some embodiments. In some embodiments, the configuration/debug network has a streaming mode that can direct various circuits in one or more configurable tiles to stream out their data during the operation of the configurable IC. Accordingly, in the embodiments where the configuration/debug network connects to some or all of the UDS elements, the configurable/debug network can be used in a streaming mode to stream out data from the UDS elements of the tiles, in order to identify any errors in the operation of the IC. In other words, the streaming of the data from the UDS elements can be used to debug the operation of the configurable IC. In some embodiments, the configuration/debug network has a broadcasting mode that can direct various resources (e.g., memories, storage elements, etc.) in one or more configurable tiles to store the same data. For instance, the broadcasting mode can be used to initialize the memory blocks in the configurable memory tiles.

摘要翻译： 本发明的一些实施例提供了用于配置和调试可配置集成电路（IC）的配置/调试网络。 在一些实施例中，可配置IC包括可被分组在以多行和列排列的概念可配置瓦片中的可配置资源（例如，可配置逻辑资源，路由资源，存储器资源等）。 一些实施例允许瓦片被单独寻址，全局寻址（即，全部寻址在一起）或基于它们的瓦片类型寻址。 在一些实施例中，可配置IC包括许多用户设计状态元件（“UDS元件”）。 在一些实施例中，配置/调试网络具有流模式，其可以在一个或多个可配置瓦片中引导各种电路以在可配置IC的操作期间流出其数据。 因此，在配置/调试网络连接到一些或所有UDS元件的实施例中，可配置/调试网络可以以流模式用于从瓦片的UDS元件流出数据，以便识别任何 IC的运行错误。 换句话说，来自UDS元件的数据流可用于调试可配置IC的操作。 在一些实施例中，配置/调试网络具有可以将一些或多个可配置瓦片中的各种资源（例如，存储器，存储元件等）引导以存储相同数据的广播模式。 例如，可以使用广播模式来初始化可配置存储器块中的存储器块。

公开(公告)号：US07839166B2

公开(公告)日：2010-11-23

申请号：US11856214

申请日：2007-09-17

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

IPC分类号： H01L25/00 ,  H03K19/177

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16152 ,  H03K19/17736 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/32225 ,  H01L2924/00

摘要： Some embodiments provide an integrated circuit that includes several groups of circuits, each group of circuits includes a set of configurable logic circuits. The integrated circuit has at least one direct connection, without any intervening interconnect circuits, that connects an output of a configurable logic circuit in one group of circuits to another circuit in another group of circuits that does not neighbor the first group of circuits and that is not aligned with the first group of circuits. In some embodiments, the direct connection has intervening buffer circuits, but no other intervening circuits.

摘要翻译： 一些实施例提供了包括几组电路的集成电路，每组电路包括一组可配置的逻辑电路。 集成电路具有至少一个直接连接，没有任何中间互连电路，其将一组电路中的可配置逻辑电路的输出连接到不与第一组电路相邻的另一组电路中的另一电路， 不与第一组电路对齐。 在一些实施例中，直接连接具有中间缓冲电路，但没有其他中间电路。

公开(公告)号：US07616027B2

公开(公告)日：2009-11-10

申请号：US11617671

申请日：2006-12-28

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： H01L25/00 ,  H03K19/173 ,  H03K19/177

CPC分类号： H03K19/1737 ,  H03K19/17736 ,  H03K19/17752 ,  H03K19/17756

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC). The configurable IC includes first and second interconnect circuits. The first interconnect circuit has a set of input terminals, a set of output terminals, and several connection schemes for communicatively coupling the input terminal set to the output terminal set. During the operation of the IC, the second connection circuit supplies sets of configuration data to the first interconnect circuit at a particular rate for at least a particular time period. At least two supplied configuration data sets are different and configure the first interconnect circuit to use two different connection schemes that differently couple the input and output terminal sets.

摘要翻译： 本发明的一些实施例提供了一种可配置的集成电路（IC）。 可配置IC包括第一和第二互连电路。 第一互连电路具有一组输入端子，一组输出端子以及用于将输入端子组通信耦合到输出端子组的若干连接方案。 在IC的操作期间，第二连接电路至少在特定时间段以特定速率向第一互连电路提供配置数据组。 至少两个提供的配置数据组是不同的，并且将第一互连电路配置为使用不同地连接输入和输出端子组的两种不同的连接方案。

公开(公告)号：US07576564B2

公开(公告)日：2009-08-18

申请号：US11868959

申请日：2007-10-08

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

IPC分类号： H03K19/177

CPC分类号： H03K19/17736 ,  H03K19/17796

摘要： Some embodiments provide a configurable integrated circuit (“IC”) that includes several configurable tiles arranged in a tile arrangement. Each configurable tile has a set of configurable logic circuits and a set of configurable routing circuits for routing signals between configurable logic circuits. At least a first routing circuit of a first tile has at least one direct connection with a second circuit of a second tile that does not neighbor the first tile and that is not aligned horizontally or vertically with the first tile in the tile arrangement.

摘要翻译： 一些实施例提供了一种可配置集成电路（“IC”），其包括以瓦片排列方式布置的多个可配置瓦片。 每个可配置的瓦片具有一组可配置逻辑电路和一组用于在可配置逻辑电路之间路由信号的可配置路由电路。 第一瓦片的至少第一路由电路具有与第二瓦片的第二电路的至少一个直接连接，第二瓦片不邻近第一瓦片，并且不与水平或垂直对准在瓦片布置中的第一瓦片。

公开(公告)号：US07530033B2

公开(公告)日：2009-05-05

申请号：US11269141

申请日：2005-11-07

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。